Startup Kristal: Kapasitansi Beban, Resistansi Negatif, dan Jebakan Probe

Osilator kristal yang mulai berosilasi di bangku uji dan gagal pada −20 °C bukanlah misteri. Itu adalah masalah margin, dan ada dua pengukuran yang mengungkapkannya sebelum produk dikirim.

1. Apa yang sebenarnya dilakukan kapasitor

Kristal dispesifikasikan untuk kapasitansi beban CL. Dua kapasitor eksternal terhubung seri dari sudut pandang kristal, ditambah kapasitansi stray dari PCB dan pin:

CL = (C1 x C2) / (C1 + C2) + Cstray

dengan C1 = C2 = C:
CL = C/2 + Cstray
C  = 2 x (CL - Cstray)

Dua konsekuensi. Pertama, menggunakan kapasitor 8 pF untuk kristal 8 pF adalah salah: hasilnya memberikan CL ≈ 7 pF dalam kondisi terbaik dan biasanya lebih kecil, sehingga menarik frekuensi menjadi lebih tinggi. Kedua, asumsi stray 5 pF mengubah hasil sebesar 4 pF per kapasitor, itulah sebabnya layout dan pemilihan paket berpengaruh sebelum Anda menyetel apa pun.

Memperkirakan kapasitansi stray

Kapasitansi stray adalah jumlah dari kapasitansi pin MCU (biasanya 2–5 pF), kapasitansi pad kristal, dan jalur ke ground. Jalur pendek dan sempit pada bidang ground menambahkan kurang dari 1 pF; jalur panjang di samping node switching menambahkan beberapa pF.

Perkiraan praktisnya adalah 3 pF untuk tata letak kompak dan 5 pF untuk tata letak yang lebih besar. Jika desain ketat pada frekuensi, ukurlah: pasang kapasitor yang diketahui, ukur frekuensi yang dihasilkan, dan hitung CL efektif. Itu memerlukan satu board dan sepuluh menit, dan menghilangkan ketidakpastian terbesar dalam tumpukan toleransi.

Aturan tata letak sederhana dan sering dilewati: jaga kristal dalam beberapa milimeter dari pin, letakkan kapasitor beban di antara kristal dan pin ground, jaga jalur tetap pendek dan simetris, dan jangan merutekan apa pun yang switching di bawahnya. Cincin guard ground di sekitar kristal murah dan mencegah kedekatan tangan menggeser frekuensi. Disiplin yang sama berlaku untuk bus kecepatan tinggi; lihatpanduan tata letak SPIuntuk sisi jalur dan jalur balik.

2. Kesalahan frekuensi: berapa biaya satu pikofarad

Di sekitar CL, sensitivitas pulling kristal tipikal sekitar 10–12 ppm per pF. Terdengar kecil sampai Anda mengalikannya dengan tumpukan toleransi: kristal ±20 ppm, kapasitor ±5 %, perkiraan stray ±2 pF.

Kesalahan 2 pF x 12 ppm/pF = 24 ppm
plus toleransi kristal   = 20 ppm
kasus terburuk          ~ 44 ppm

Untuk clock UART atau USB, puluhan ppm tidak relevan. Untuk RTC atau referensi radio, itu adalah seluruh anggaran — itulah sebabnya desain 32.768 kHz sering menggunakan kristal dengan kapasitor beban terintegrasi dan toleransi yang telah disesuaikan di pabrik, seperti modul RTC dengan kristal terintegrasi.

Pemeriksaan kewajaran yang berguna: 44 ppm adalah sekitar 3.8 detik per hari. Itu dapat diterima untuk data logger dan tidak dapat diterima untuk jam penunjuk waktu yang harus tetap dalam satu menit per tahun.

3. Startup: pengukuran yang memprediksi kegagalan saat dingin

Osilator kristal mulai karena penguat memberikan penguatan sinyal-kecil lebih besar daripada kehilangan resonator. Margin dinyatakan sebagai resistansi negatif: resistansi ekuivalen rangkaian saat melihat ke dalam penguat, yang harus lebih besar daripada ESR kristal dengan faktor yang nyaman.

Ukur -R:
1. Tambahkan resistor seri Rs secara seri dengan kristal
2. Naikkan Rs hingga osilasi berhenti
3. -R ~ Rs(stop) + ESR
4. Syaratkan -R >= 5 x ESR

Menjalankan pengujian secara andal

Potong salah satu kaki crystal dan masukkan potensiometer kecil atau sekumpulan resistor tetap. Mulai dari nol, naikkan secara bertahap, dan pada setiap langkah matikan lalu hidupkan papan: pengujian ini tentang starting, bukan tentang apakah osilator yang sedang berjalan tetap berjalan.

Catat resistansi saat gagal start, lalu tambahkan ESR crystal. Ulangi pada suhu terendah yang akan dialami produk — embun beku di freezer adalah cara praktis untuk mendapatkan −20 °C tanpa chamber. Desain yang lolos pada 25 °C dan gagal pada −20 °C memiliki masalah margin, bukan masalah crystal.

Mengapa 5×: gain osilator turun seiring suhu dan tegangan suplai, dan ESR crystal naik. Desain dengan margin 2× bekerja pada 25 °C dan gagal pada pagi yang dingin. Pengujian ini cukup sederhana untuk dijalankan pada setiap prototipe, dan ini adalah satu-satunya pengukuran yang memprediksi mode kegagalan yang tidak dapat Anda reproduksi di bench.

Margin yang sama dapat diperkirakan dari kebutuhan transkonduktansi:

gm_crit = 4 x ESR x (2 pi f)^2 x (C0 + CL)^2

ESR 60, f 8 MHz, C0 5 pF, CL 8 pF:
gm_crit ~ 0.10 mA/V
target desain: 5x = 0.5 mA/V

Datasheet mikrokontroler biasanya mencantumkan transkonduktansi osilator, jadi ini adalah pemeriksaan di atas kertas yang dapat Anda lakukan sebelum papan dibuat. Jika angkanya mendekati, pilih crystal dengan ESR lebih rendah atau pin osilator yang berbeda.

4. Startup bersifat eksponensial

Osilasi terbangun secara eksponensial dari derau. Rangkaian yang sehat mencapai amplitudo penuh dalam ratusan mikrodetik; rangkaian marginal memerlukan waktu milidetik dan dapat macet ketika penguatannya turun seiring suhu. Inilah sebabnya "ia mulai" bukanlah uji — ujinya adalah seberapa cepat, dan pada suhu berapa.

Ekspektasi tipikal untuk osilator 8 MHz pada 3.3 V: amplitudo penuh dalam 1–5 ms. Jika memerlukan 20 ms, marginnya tipis bahkan jika akhirnya menyala. Jika memerlukan 200 ms, desain ini hanya berjarak satu pagi dingin dari kegagalan boot.

5. Pembebanan probe: jebakan yang menyembunyikan dirinya sendiri

Probe pasif tipikal menambahkan 10–15 pF. Pada osilator 8 pF, itu mengubah beban menjadi 18–23 pF, menggeser frekuensi lebih dari 100 ppm, dan sering menghentikan rangkaian sepenuhnya — sehingga menyimpulkan bahwa osilatornya rusak.

Tiga cara mengukur tanpa merusak pengukuran:

• Buffer sinyal: aktifkan keluaran clock (MCO/CLKOUT) dan ukur pin tersebut, yang digerakkan dan bukan bagian dari loop osilator.
• Gunakan probe aktifdengan 1 pF atau kurang, atau probe FET.
• Ukur secara tidak langsung: baca timer atau penghitung RTC dari waktu ke waktu dan bandingkan dengan referensi; akurasi frekuensi dapat diukur tanpa menyentuh osilator.

6. Level drive: spesifikasi yang tidak diperiksa siapa pun

Kristal memiliki rating level drive maksimum, biasanya 100 µW. Melebihi batas itu membuat kristal menua lebih cepat dan dapat meretakkan resonator:

I  ~ 2 pi f x CL x Vpp
DL = ESR x I^2

8 MHz, CL 8 pF, 3.3 Vpp, ESR 60:
I  ~ 1.33 mA
DL ~ 106 uW   (at the 100 uW rating)

Perkiraan itu berada pada batas rating, bukan dengan margin yang nyaman di bawahnya. Jika osilator berjalan pada catu daya yang lebih tinggi atau dengan CL yang lebih besar, tambahkan resistor seri antara keluaran penguat dan kristal, atau pilih kristal dengan rating tingkat penggerak yang lebih tinggi.

Penentuan ukuran resistor bersifat iteratif: mulailah dengan 100–470 Ω, periksa ulang startup dan tingkat penggerak, serta jaga agar error frekuensi tetap dapat diterima. Resistor menukar tingkat penggerak dengan resistansi negatif, sehingga desain yang marginal saat startup mungkin memerlukan kristal yang berbeda, bukan resistor yang lebih besar.

7. Pola kegagalan

8. Daftar periksa prototipe

Kegagalan tipikal, langkah demi langkah

MCU 32 MHz yang mendukung USB mulai berjalan di meja uji dan gagal melakukan enumerasi saat dingin. Kristal adalah 8 pF, kapasitor 8 pF (disalin dari desain referensi), ESR 50 Ω, dan beban karenanya sekitar 7 pF — 12 ppm tinggi sebelum toleransi. Resistansi negatif terukur 120 Ω pada 25 °C, yaitu 2.4 × ESR: di bawah aturan 5×.

Ada dua perbaikan yang mungkin. Ubah kapasitor menjadi 10 pF (frekuensi benar, tidak berpengaruh pada margin), dan pilih kristal dengan ESR lebih rendah atau pengaturan osilator yang berbeda untuk margin. Kesalahan frekuensi saja tidak akan menghentikan enumerasi; margin startup-lah yang gagal pada kondisi dingin.

Untuk tata letak jalur clock di sekitar osilator, prinsip yang sama seperti padaPanduan timing I2Cberlaku: trace pendek, return yang solid, dan probe yang tidak mengubah rangkaian. Kamiproses ketertelusuranmencakup pemeriksaan kode tanggal dan lot pada kristal.

9. FAQ

Mengapa saya memerlukan kapasitor 10 pF untuk kristal 8 pF?

Karena kedua kapasitor tersusun seri dan PCB menambahkan kapasitansi liar. Dengan kapasitansi liar 3 pF, C = 2 × (8 − 3) = 10 pF per sisi.

Apakah saya dapat menggunakan nilai kapasitor yang sama untuk kristal apa pun?

Tidak. Nilainya berasal dari CL kristal dan kapasitansi parasit papan. Menyalin nilai dari desain referensi adalah sumber kesalahan 30–60 ppm yang paling umum.

Apa itu resistansi negatif dan mengapa 5×?

Ini adalah penguatan sinyal kecil yang dinyatakan sebagai resistansi. Aturan 5× mencakup variasi suhu, catu daya, dan ESR; 2× berfungsi di bangku uji dan gagal di lapangan.

Mengapa osilator berhenti saat saya menghubungkan probe?

Probe menambahkan 10–15 pF, yang mengubah beban dan dapat menurunkan penguatan loop di bawah satu. Ukur keluaran clock yang di-buffer atau gunakan probe aktif.

Apakah tegangan catu daya yang lebih tinggi meningkatkan startup?

Biasanya ya, karena transkonduktansi inverter meningkat seiring catu daya. Itu juga sebabnya desain yang bekerja pada 3.3 V dapat gagal pada 1.8 V.

Bagaimana cara mengukur frekuensi tanpa membebani osilator?

Gunakan keluaran clock MCU, atau hitung RTC/timer selama interval yang diketahui terhadap referensi. Keduanya menghindari menyentuh node osilator.

Apakah jenis kapasitor berpengaruh?

Gunakan keramik C0G/NP0. Kapasitor X7R kehilangan kapasitansi seiring bias DC dan suhu, yang mengubah beban dan karenanya frekuensi. Selisih biayanya kecil dan perilakunya dapat diprediksi.

Bisakah saya menghilangkan kapasitor beban jika MCU memiliki kapasitor internal?

Hanya jika MCU menyediakan nilai persisnya dan lembar data menyatakannya demikian. Kapasitor internal bersifat kasar dan bervariasi antar komponen, yang dapat diterima untuk beberapa UARTs dan tidak untuk RTCs.

10. Sumber

• Texas Instruments,Penggunaan Inverter CMOS Tanpa Buffer dalam Rangkaian Osilator(SZZA043) — osilator Pierce, resistansi negatif, level drive.
• STMicroelectronics, AN2867 — panduan desain osilator untuk STM32 (metode resistansi negatif dan faktor keamanan).
• Epson, catatan aplikasi kristal — kapasitansi beban, level penggerak, dan penarikan frekuensi.