USB 2.0 डिफरेंशियल पेयर रूटिंग: इम्पीडेंस, स्क्यू और रिटर्न पाथ
480 Mb/s पर एक बिट 2.08 ns है। USB 2.0 बोर्ड पर जो कुछ भी मायने रखता है, वह उसी संख्या से निकलता है: 90 Ω इम्पीडेंस, मैच्ड लंबाइयाँ, और ऐसा रिटर्न पाथ जिसे कभी चक्कर न लगाना पड़े।
त्वरित उत्तर
- इम्पीडेंस: 90 Ω डिफरेंशियल, ±15 % (76.5–103.5 Ω)। रूटिंग से पहले फैब्रिकेटर से स्टैकअप माँगें।
- स्क्यू: जोड़ी को 50 mil (1.27 mm) के भीतर रखें, जो लगभग 8.5 ps है — एक बिट का 0.4 %।
- रिटर्न पथ: जोड़ी के नीचे निरंतर ग्राउंड। एक स्प्लिट रिटर्न करंट को गैप के चारों ओर बाध्य करता है और इम्पीडेंस को बिगाड़ देता है।
- अनुभव-आधारित नियम: ~100 mm ट्रेस के अंतर्गत, अधिकतम दो vias, कोई stubs नहीं, कनेक्टर पर ESD।
1. 480 Mb/s को वास्तव में क्या चाहिए
| पैरामीटर | मान | यह क्यों महत्वपूर्ण है |
|---|---|---|
| Bit period (UI) | 2.08 ns | Everything is measured against it |
| Differential impedance | 90 Ω ±15 % | Reflections show up as eye closure |
| Intra-pair skew | ≤ 50 mil (1.27 mm) | Common-mode conversion and jitter |
| Trace length (guideline) | ≤ ~100 mm | Attenuation and jitter budget |
| Vias per pair | ≤ 2 (guideline) | Each via is an impedance discontinuity |
| Cable | ≤ 5 m for HS | Beyond that, no layout fixes it |
ये संख्याएँ USB 2.0 विनिर्देश और Intel तथा सिलिकॉन विक्रेताओं के लंबे समय से चले आ रहे हाई-स्पीड लेआउट मार्गदर्शन से हैं। किसी दिए गए PHY की सटीक सीमाएँ उसके डेटाशीट या लेआउट चेकलिस्ट में होती हैं, जो सामान्य सलाह पर हमेशा प्राथमिकता रखती हैं।
शुरुआत में डिफरेंशियल क्यों: रिसीवर दो लाइनों के बीच का अंतर देखता है, इसलिए दोनों में समान रूप से कपल हुआ नॉइज़ कैंसल हो जाता है। यही कारण है कि पेयर को साथ में रूट करना जरूरी है — अलगाव उस सिमेट्री को तोड़ देता है जिस पर कैंसलिंग निर्भर करती है, और नॉइज़ कॉमन-मोड होना बंद हो जाता है।
2. इम्पीडेंस की शुरुआत स्टैकअप से होती है
आप 90 Ω को आँख से देखकर रूट नहीं कर सकते। PCB फ़ैब्रिकेटर से लक्ष्य अंकित कंट्रोल्ड-इम्पीडेंस स्टैकअप माँगें, फिर उस स्टैकअप के लिए उनके द्वारा गणना की गई चौड़ाई और गैप का उपयोग करें। अलग डाइइलेक्ट्रिक मोटाई पर वही ज्यामिति अलग इम्पीडेंस होती है।
दो व्यावहारिक बातें। पहली, ±15 % टॉलरेंस एक निर्माण टॉलरेंस है — जोड़ी को 80 Ω पर "क्योंकि यह आसान है" रूट करना उससे बाहर है। दूसरी, इम्पीडेंस को तैयार बोर्ड पर TDR कूपन के साथ मापा जाता है; अगर फ़ैब्रिकेटर कूपन नहीं दे सकता, तो वह संख्या एक उम्मीद है, विनिर्देश नहीं।
इम्पीडेंस वास्तव में क्या तय करता है: संदर्भ प्लेन तक डाइइलेक्ट्रिक मोटाई, ट्रेस की चौड़ाई, दो ट्रेस के बीच का गैप, और तांबे की मोटाई। 0.1 mm प्रीप्रेग पर एक सामान्य शुरुआती बिंदु 0.15 mm ट्रेस और 0.15 mm गैप है, लेकिन फ़ैब्रिकेटर का कैलकुलेटर ही अधिकार है — हर स्टैकअप अलग होता है, और डाइइलेक्ट्रिक में 0.05 mm का बदलाव इम्पीडेंस को कई ओम बदल सकता है।
अगर बोर्ड में इम्पीडेंस कूपन है, तो असेंबली से पहले उसे टेस्ट करें। जो बैच 82 Ω पर आया है वह फिर भी एन्यूमरेट होगा, और सबसे लंबी केबल के साथ आई मास्क में फेल होगा — और समस्या पकड़ने का यह सबसे महँगा समय है।
3. लंबाई मिलान: 50 mil मनमाना नहीं है
FR-4 पर विलंब: लगभग 6.7 ps प्रति mm 50 mil = 1.27 mm -> 8.5 ps 480 Mb/s पर एक बिट = 2.08 ns -> 0.4 %
एक जोड़ी के भीतर मिलान करें, जोड़ियों के बीच नहीं। दो लाइनें (D+ और D−) एक विभेदक जोड़ी हैं, दो स्वतंत्र सिग्नल नहीं: आवश्यकता यह है कि उनकी लंबाई बराबर हो, न कि वे किसी अन्य जोड़ी के समान पथ का पालन करें।
शब्दों के बारे में सटीक होना उचित है: D+ और D− एक विभेदक जोड़ी बनाते हैं। USB 2.0 में दूसरी जोड़ी नहीं है (SuperSpeed में दो और हैं)। इसलिए मिलान की आवश्यकता केवल इंट्रा-पेयर है, इसीलिए दोनों लाइनों को साथ रूट करना और उनकी लंबाई बराबर रखना पर्याप्त है।
जोड़ी को भी पास-पास रहना चाहिए। किसी बाधा के चारों ओर रूट करने के लिए दो ट्रेस को अलग करने से विभेदक प्रतिबाधा और कपलिंग बदल जाती है; दोनों ट्रेस को एक साथ ले जाना बेहतर है, भले ही डिटूर लंबा हो।
जब आपको लंबाई जोड़नी ही हो, तो उसे दोनों ट्रेस पर एक ही स्थान पर, समान संख्या में मोड़ों के साथ जोड़ें। एक ट्रेस पर एक 45° जॉग और दूसरी पर तीन, लंबाई बराबर रखते हैं लेकिन स्थानीय प्रतिबाधा अंतर पैदा करते हैं — 50 mil पर स्वीकार्य, 500 mil पर नहीं।
4. रिटर्न पथ पेयर का दूसरा आधा हिस्सा है
हाई-स्पीड करंट ट्रेस के ठीक नीचे वाले प्लेन पर रिटर्न करता है। यदि उस प्लेन में स्लॉट है, तो रिटर्न करंट को उसके चारों ओर जाना पड़ता है, और लूप क्षेत्र—और इसलिए इंडक्टेंस—बढ़ जाता है। लक्षण "पेयर टूटा हुआ है" नहीं, बल्कि "आई अपेक्षा से छोटा है" है।
यदि प्लेन परिवर्तन अपरिहार्य है, तो via के पास एक स्टिचिंग कैपेसिटर (आमतौर पर 100 nF) जोड़ें ताकि रिटर्न करंट को हाई-फ़्रीक्वेंसी पथ मिले। बेहतर: 480 Mb/s पेयर के लिए रेफ़रेंस प्लेन को बिल्कुल न बदलें।
5. Vias, स्टब्स और ESD पार्ट
Via कैपेसिटेंस जोड़ते हैं और, यदि unbackdrilled हों, तो एक stub जोड़ते हैं जो resonance करता है। USB 2.0 के लिए व्यावहारिक guideline यह है कि प्रति pair अधिकतम दो via हों, दोनों lines पर संख्या में matched हों, और return via को signal vias के करीब रखा जाए।
Via stub barrel का वह अप्रयुक्त भाग है जो उस layer के नीचे होता है जहाँ signal प्रवेश करता है। 1.6 mm board पर, L1 से L2 तक का via लगभग 1.4 mm stub छोड़ता है, जो उच्च सैकड़ों मेगाहर्ट्ज़ में resonance करता है — USB 2.0 band से नीचे, इसीलिए USB 2.0 vias को 5 Gb/s की तुलना में बेहतर सहन करता है। मोटे boards पर या उच्च rates पर, backdrilling इसका समाधान है।
ESD part कनेक्टर पर होना चाहिए, और इसका placement इसUSBLC6 लेआउट गाइड: इसे port से कुछ मिलीमीटर के भीतर रखें, signal को इसके through route करें (flow-through), और इसके ground को short vias के साथ plane से जोड़ें। common-mode choke, यदि लगाया गया हो, ESD part के बाद जाता है, कनेक्टर और protection के बीच नहीं।
6. स्पेसिंग और क्रॉसटॉक
अन्य सिग्नलों को जोड़ी से कम से कम ट्रेस चौड़ाई का 3× दूर रखें (केंद्र-से-केंद्र), और कभी भी स्विचिंग नोड या क्लॉक को उसके समानांतर न चलाएँ। डिफरेंशियल पेयर कॉमन-मोड शोर को अस्वीकार करते हैं, लेकिन वे किसी नज़दीकी aggressor को अस्वीकार नहीं करते जो प्रत्येक लाइन में अलग-अलग तरीके से कपल करता है।
संख्याओं में: 3W स्पेसिंग पर, पड़ोसी ट्रेस में कपलिंग आमतौर पर कुछ प्रतिशत होती है; 1W पर यह 10 % से अधिक हो सकती है। यही अंतर है एक मार्जिन वाली आई और उस आई के बीच जो पड़ोसी बस के सक्रिय होने पर बंद हो जाती है।
यदि आपको किसी अन्य ट्रेस को क्रॉस करना ही हो, तो जोड़ी को 90° पर क्रॉस करें। लंबवत क्रॉसिंग कपल्ड लंबाई को न्यूनतम करती है, और यह उन कुछ लेआउट बदलावों में से एक है जिनकी कोई लागत नहीं होती।
6b. स्पीड मोड नियम बदल देते हैं
| मोड | दर | रूटिंग प्राथमिकता |
|---|---|---|
| Low / Full speed | 1.5 / 12 Mb/s | Short traces, 90 Ω helpful but forgiving |
| High speed | 480 Mb/s | 90 Ω, 50 mil skew, continuous return |
| SuperSpeed | 5 / 10 Gb/s | 85 Ω, tighter loss and via budget |
फुल स्पीड के लिए डिज़ाइन किया गया बोर्ड अक्सर संयोगवश हाई स्पीड पर एन्यूमरेट हो जाता है और फिर लंबी केबल पर विफल हो जाता है। यह कोई बोनस नहीं है; यह बिना परीक्षण वाला मार्जिन है। यदि उत्पाद HS चला सकता है, तो HS के लिए डिज़ाइन करें।
7. व्यवहार में लिंक को क्या तोड़ता है
| लक्षण | संभावित कारण | जाँचें |
|---|---|---|
| Enumerates at full speed only | HS handshake failing: impedance or skew | TDR on the pair; length match |
| Works with a short cable, fails with 2 m | Eye margin already consumed | Eye diagram at the connector |
| Drops under Wi-Fi or motor load | Crosstalk or ground bounce | Spacing, return path, shield bond |
| Fails ESD but works otherwise | Protection placement or ground | Distance to connector, via count |
| Intermittent on one board batch | Stackup or fabrication variation | TDR coupon from both batches |
7b. एक प्रतिनिधिक विफलता
एक उत्पाद बेंच पर उच्च गति पर एन्यूमरेट होता है, 2 m केबल लगाने पर पूर्ण गति पर गिर जाता है, और 0.5 m केबल के साथ फिर काम करता है। यह pair 85 mm लंबा, मैच्ड है, और एक DC-DC कन्वर्टर के पास से गुजरता है। TDR लगभग 60 mm की दूरी पर 12 Ω की डिप दिखाता है, और लेआउट दिखाता है कि pair कन्वर्टर के नीचे plane split को पार कर रहा है।
समाधान न केबल में है और न PHY सेटिंग्स में: रिटर्न करंट स्प्लिट के चारों ओर से गुजर रहा था, जिससे इंडक्टेंस जुड़ रहा था और eye बंद हो रही थी। pair को 4 mm पुनः रूट करके सॉलिड ग्राउंड के ऊपर रखने से लंबी केबल के साथ HS बहाल हो जाता है।
8. इसका मापन
- TDRटेस्ट कूपन पर या तैयार पेयर पर: 90 Ω ±15 % की पुष्टि करें और वायास पर डिप्स देखें।
- आई डायग्रामसबसे लंबे समर्थित केबल के साथ दूर के सिरे पर: मास्क ही विनिर्देश है, "यह काम करता है" नहीं।
- कॉमन-मोड नॉइज़: दोनों लाइनों को डिफरेंशियल प्रोब से जाँचें; असममिति कॉमन-मोड कंटेंट के रूप में प्रकट होती है।
- ESD: कनेक्टर पर सिस्टम-स्तरीय परीक्षण, केबल जुड़ी होने के साथ।
- तापमान: गर्म और ठंडे चरम सीमाओं पर आई को दोहराएँ; डाइइलेक्ट्रिक लॉस और ड्राइवर स्ट्रेंथ दोनों बदलते हैं।
यदि आपके पास TDR नहीं है, तो एक सस्ता विकल्प स्टेप जनरेटर वाले तेज़ स्कोप पर टाइम-डोमेन रिफ्लेक्टोमीटर मोड है, या S11/S21 का वेक्टर नेटवर्क एनालाइज़र स्वीप। प्रोटोटाइप के लिए, सबसे खराब केस वाली केबल के साथ आई डायग्राम स्वीकृति परीक्षण है; TDR बताता है कि यह ऐसा क्यों दिखता है।
| डिज़ाइन जाँच | पास | यदि यह विफल हो जाए |
|---|---|---|
| Impedance from stackup | 90 Ω ±15 % | Ask for a new stackup; do not guess |
| Intra-pair length | ≤ 50 mil | Add matching bends on the short line |
| Reference plane | Continuous under the whole run | Re-route or stitch the return |
| Vias | ≤ 2, matched, return via nearby | Re-route to reduce layer changes |
| ESD and choke order | Connector → ESD → choke → PHY | Swap; protection must see the port first |
वही रिटर्न-पाथ अनुशासन इसमें प्रकट होता हैSPI लेआउट गाइड, औरI2C टाइमिंग गाइडऔरक्रिस्टल स्टार्टअप गाइड— अलग दरें, वही भौतिकी।
9. FAQ
क्या मैं दो-परत बोर्ड पर USB 2.0 रूट कर सकता हूँ?
हाँ, लेकिन जोड़ी के ठीक नीचे एक सतत ग्राउंड संदर्भ होना चाहिए, और रन के नीचे कोई गैप नहीं होना चाहिए। कई दो-परत बोर्ड पूरी गति पर काम करते हैं; विफलताएँ स्प्लिट के ऊपर या कनेक्टर कटआउट के आसपास रूटिंग से आती हैं।
क्या मुझे 22 Ω सीरीज़ रेज़िस्टर्स की आवश्यकता है?
हाई स्पीड के लिए, नहीं — PHY का ड्राइवर 90 Ω के लिए मैच्ड है। फुल-स्पीड डिज़ाइन में एजेस को काबू में करने के लिए सीरीज़ रेज़िस्टर्स दिखते हैं; इन्हें HS पेयर में जोड़ने से आई डायग्राम खराब होता है।
ESD पार्ट की प्लेसमेंट कितनी महत्वपूर्ण है?
बहुत। क्लैंप केवल उसी चीज़ की रक्षा करता है जो उसके डाउनस्ट्रीम है, और कनेक्टर तथा पार्ट के बीच का ट्रेस इंडक्टेंस क्लैंप में जुड़ जाता है। इसे कुछ मिलीमीटर के भीतर रखें और इससे होकर रूट करें।
क्या लेंथ मैचिंग केवल D+ और D− के बीच लागू होती है?
हाँ। यह एक डिफरेंशियल पेयर है; अन्य सिग्नल्स से मैचिंग आवश्यक नहीं है और अनावश्यक डिटूर बना सकती है।
USB-C के बारे में क्या?
वही डिफरेंशियल नियम D+/D− पर लागू होते हैं, और कनेक्टर CC और SBU पिन जोड़ता है जिनकी अपनी सुरक्षा आवश्यक है। हाई-स्पीड SuperSpeed पेयर अलग समस्या हैं जिनमें अधिक कड़ी सीमाएँ हैं।
बोर्ड केवल लंबी केबल के साथ क्यों फेल होता है?
केबल हानि और जिटर जोड़ती है; सीमांत आई वाला डिज़ाइन 0.5 m केबल के साथ पास होता है और 2 m पर फेल होता है। उत्पाद जिस सबसे लंबी केबल को सपोर्ट करता है, उसके साथ टेस्ट करें।
10. स्रोत
- USB Implementers Forum,USB 2.0 विनिर्देश— सिग्नलिंग, प्रतिबाधा और आई आवश्यकताएँ।
- Intel,हाई स्पीड USB प्लेटफ़ॉर्म डिज़ाइन दिशानिर्देश— 90 Ω ±15 %, स्क्यू और वाया मार्गदर्शन।
- Texas Instruments,हाई-स्पीड लेआउट दिशानिर्देश(SLLA414) — रिटर्न पाथ, वाया और डिकपलिंग।
- STMicroelectronics,USBLC6-2 डेटाशीट— प्लेसमेंट उदाहरण में उपयोग किया गया ESD भाग।
USB लेआउट की समीक्षा कर रहे हैं?
स्टैकअप, पेयर लंबाई और ESD प्लेसमेंट भेजें। हम बोर्ड बनने से पहले प्रतिबाधा और रिटर्न पथ की जाँच करेंगे।
