เลย์เอาต์ ESD ของ USBLC6-2SC6: เส้นทางแคลมป์ การเย็บกราวด์ และสตับ
อุปกรณ์แคลมป์การคายประจุแบบสัมผัส 8 kV ที่ประมาณ 31 V การที่ IC ของคุณจะรอดหรือไม่ขึ้นอยู่กับว่า 24 A นั้นไหลไปที่ใดจริง ๆ — และลายทองแดงยาว 10 mm ให้แรงดันมากกว่าตัวแคลมป์
คำตอบสั้น
- แคลมป์: 12 V ที่ 1 A, 17 V ที่ 5 A และประมาณ 31 V ที่ 24 A ของการคายประจุแบบสัมผัส 8 kV (การคำนวณจากดาต้าชีต)
- ความเหนี่ยวนำ: ประมาณ 1 nH ต่อ mm. ที่ 24 A/ns นั่นคือ24 V ต่อ mmของเทรซ — มากกว่าตัวแคลมป์เองเมื่อเกิน 2–3 mm.
- การวางตำแหน่ง: ภายในไม่กี่มิลลิเมตรจากคอนเนกเตอร์ ในเส้นทางแบบไหลผ่าน พร้อมทางกลับกราวด์สั้นไปยังระนาบ
- กฎ: หากตัวป้องกันอยู่ห่างจากพอร์ตมากกว่า 10 mm เลย์เอาต์จะเป็นส่วนสำคัญหลักของการป้องกัน
1. ชิ้นส่วนนี้มีส่วนช่วยในเรื่องใด
USBLC6-2SC6 เป็นอาร์เรย์ ESD แบบสองไลน์ที่มีรางร่วม ในแพ็กเกจ SOT-23-6L ตัวเลขที่สำคัญสำหรับเลย์เอาต์:
| พารามิเตอร์ | ค่า | เหตุใดจึงสำคัญ |
|---|---|---|
| Stand-off voltage | 5.25 V | Safe on a 5 V rail with tolerance |
| Clamping (1 A / 5 A, 8/20 µs) | 12 V / 17 V | What the IC sees at the part's own pins |
| Capacitance to GND | 2.5 pF typ / 3.5 pF max | Fine for USB 2.0 high speed |
| Leakage | 150 nA max at 5.25 V | No effect on battery standby |
| IEC 61000-4-2 | Level 4: ±15 kV air, ±8 kV contact | Device-level rating, not system-level |
ค่า "31 V" ที่ถูกอ้างอิงบ่อยครั้งมาจากการคำนวณของ datasheet เอง พลังงานถูกแบ่งระหว่างไดโอดแบบไบแอสไปข้างหน้าและ transil แบบย้อนกลับ โดยแต่ละตัวมีความต้านทานไดนามิกประมาณ 0.5 Ω:
Ip = Vgun / Rgun = 8000 V / 330 ohm = 24 A
VCL+ = (VBR + Rd x Ip) + (VT + Rd x Ip)
= (6.1 + 12) + (1.1 + 12)
= 18.1 + 13.1 = 31.2 V
นั่นคือแรงดันไฟฟ้าที่พินป้องกัน. มันไม่ได้บอกอะไรเกี่ยวกับแรงดันที่ IC ซึ่งเป็นค่าที่ตัดสินว่า IC จะรอดหรือไม่
Rail-to-rail และเหตุใดจึงสำคัญต่อเลย์เอาต์
อุปกรณ์นี้ไม่ใช่ TVS แบบสองทิศทางธรรมดา ขา I/O แต่ละขามีไดโอดต่อเข้าที่รางภายในและมี transil ต่อลงกราวด์ รางเองถูก clamp ลงกราวด์ การชนแบบบวกจะผ่านไดโอดของราง ไปตามราง ผ่าน transil และออกที่กราวด์ การชนแบบลบจะใช้เส้นทางตรง
เส้นทางภายในนั้นเร็ว — ระดับนาโนวินาที — แต่หมายความว่าตัวแพ็กเกจต้องมีการเชื่อมต่อกราวด์ที่แน่นหนาและการเชื่อมต่อ VBUS ที่แน่นหนา หากปล่อย VBUS ลอย เส้นทางของการชนแบบบวกจะขาด และการ clamp จะทำงานต่างออกไป ต้องเชื่อมต่อ Pin 5 แม้ในการออกแบบที่มีเฉพาะข้อมูล
การประเมินด้วยบอร์ดจริง
ใช้บอร์ด 4 ชั้น คอนเนกเตอร์ USB-C อยู่ที่ขอบ TVS ห่างออกไป 8 mm IC อยู่ถัดไปอีก 30 mm และมีระนาบกราวด์ที่ layer 2:
การ clamp ที่ TVS: 31 V เส้นทาง TVS ไปยัง IC (30 mm): 30 nH x 24 A/ns = 720 V รวมที่ขา IC: ~750 V ค่าสูงสุดสัมบูรณ์ของ IC (CMOS ทั่วไป): 5.5 V
การคำนวณทางคณิตศาสตร์ดูเกินจริง เพราะการคายประจุจริงไม่ได้ส่ง 24 A เข้าสู่เส้นทางที่มีความเหนี่ยวนำเป็นเวลาหนึ่งนาโนวินาทีเต็ม — สายเคเบิล ช่องว่างอากาศ และเส้นทางกลับ ล้วนกำหนดรูปร่างของพัลส์ แต่ทิศทางชัดเจน: ที่ 30 mm เลย์เอาต์เป็นปัจจัยหลัก และไม่มี TVS ใดชดเชยได้
2. ตัวเลขที่ไม่มีใครเผื่อไว้ในงบประมาณ: ความเหนี่ยวนำ
ทุกมิลลิเมตรของเส้นทางเดินวงจรเพิ่มความเหนี่ยวนำประมาณ 1 nH การคายประจุแบบสัมผัสที่ 8 kV ใช้เวลาขึ้นประมาณหนึ่งนาโนวินาที ดังนั้นความชันของกระแสจึงมหาศาล คูณ:
V = L x di/dt 1 mm = 1 nH -> 24 V 5 mm = 5 nH -> 120 V 10 mm = 10 nH -> 240 V 20 mm = 20 nH -> 480 V
เมื่อเพิ่มแคลมป์เข้าไป จะได้ความเครียดที่ IC: ประมาณ 151 V ที่ 5 mm, 271 V ที่ 10 mm, 511 V ที่ 20 mm ค่าเหล่านี้เป็นการประมาณ — เวลาขึ้นจริง ความเหนี่ยวนำของแพ็กเกจ และเส้นทางกราวด์ล้วนมีผล — แต่ประเด็นสำคัญคือการปรับสเกล เมื่อเกินสองสามมิลลิเมตร เส้นทางเดินวงจรจะเป็นตัวกำหนดหลัก
ควรตรวจสอบสมมติฐานแทนที่จะเชื่อถือทันที 1 nH/mm เป็นกฎที่สมเหตุสมผลสำหรับเส้นทางเดินวงจรขนาด 0.2 mm เหนือระนาบ; เส้นทางเดินวงจรที่ไม่มีระนาบอ้างอิงด้านล่างจะแย่กว่า และเส้นทางที่วิ่งผ่านช่องในระนาบอาจแย่กว่าหลายเท่า ตัวเลข 24 A/ns มาจากนาโนวินาทีแรกของรูปคลื่น IEC ไม่ใช่จากกระแสเฉลี่ย — ความชันสูงสุดคือสิ่งที่คัปเปิล
มีผลสืบเนื่องสองประการสำหรับการทบทวน ประการแรก ให้วัดระยะบนเลย์เอาต์จริง ไม่ใช่บนแผนภาพวงจร: ขาของคอนเนกเตอร์ แพดของ TVS และขาของ IC เป็นจุดที่แตกต่างกันสามจุด ประการที่สอง หากตัวเลขนั้นไม่สบายใจ คำตอบเกือบทุกครั้งคือการย้ายชิ้นส่วน ไม่ใช่การเลือกชิ้นส่วนที่มีค่าแคลมป์ต่ำกว่า
3. แพ็กเกจเป็นแบบ flow-through ไม่ใช่แบบ stub
การจัดขาของ SOT-23-6L ไม่ธรรมดาและมักถูกอ่านผิด I/O1 ปรากฏบนขา 1 และ 6; I/O2 ปรากฏบนขา 3 และ 4 ทั้งสองเป็นโหนดภายในเดียวกัน โดยจัดวางไว้เพื่อให้สัญญาณสามารถส่งผ่านแพ็กเกจ:
นี่คือเหตุผลที่คำถามที่พบบ่อยในฟอรัม — "ฉันต่อขา 1 กับขา 6 เข้าด้วยกันได้ไหม?" — มีคำตอบที่ค่อนข้างกระอักกระอ่วน: ได้สิ พวกมันเป็นโหนดเดียวกันอยู่แล้ว แต่ถ้าคุณต่อมันและแทปเส้นทางเดินสายด้วยสตับ คุณก็สร้างปัญหาที่แพ็กเกจถูกออกแบบมาเพื่อหลีกเลี่ยงขึ้นมาใหม่ (การอภิปราย).
ต่อไปนี้คือรูปแบบเลย์เอาต์สองแบบ:
ความจุ: น้อย แต่ไม่ได้ฟรี
I/O แต่ละเส้นเพิ่ม 2.5 pF โดยทั่วไป และสูงสุด 3.5 pF ลงกราวด์ บวกอีกประมาณ 1.2 pF ระหว่างสองสาย บนลิงก์ USB 2.0 ความเร็ว 480 Mb/s ถือว่ายอมรับได้ — มาตรฐานคาดว่าคอนเนกเตอร์และการป้องกันจะอยู่ในงบประมาณเพียงไม่กี่พิโคฟารัด
จุดที่มันไม่ฟรีคือเมื่อคุณวางองค์ประกอบซ้อนกัน: คอมมอนโหมดช็อก ตัวต้านทานอนุกรม ตัวเก็บประจุกรอง และ TVS ต่างเพิ่มความจุที่โหนดเดียวกัน ที่ 480 Mb/s ความจุเพิ่ม 3–5 pF มองเห็นได้ในแผนภาพตา ที่ 5 Gb/s ถือว่าร้ายแรงถึงขั้นใช้ไม่ได้ ตรวจสอบค่ารวม ไม่ใช่แค่ TVS
การแมตช์ของชิ้นส่วนเองดี — 0.015 pF ระหว่างพิน I/O กับกราวด์ — จึงไม่ทำให้คู่ดิฟเฟอเรนเชียลไม่สมดุล นั่นเป็นเหตุผลหนึ่งที่ควรเลือกอาร์เรย์แทนไดโอดแยกสองตัวที่มีเลย์เอาต์ต่างกัน
4. กราวด์: เส้นทางย้อนกลับคือครึ่งหนึ่งของการป้องกัน
TVS ทำงานโดยเบี่ยงกระแสไปยังกราวด์ หากการเชื่อมต่อนั้นมีค่าความเหนี่ยวนำ "กราวด์" ที่ TVS จะเลื่อนสูงขึ้นระหว่างการเกิดสภาวะกระแทก และแรงดันแคลมป์ก็จะเพิ่มตามไปด้วย
หนึ่ง via ≈ 0.7 nH 1 via -> 17 V 4 vias -> 4 V 8 vias -> 2 V
โดยปกติแล้วการใช้ via สองถึงสี่ตัวลงสู่ระนาบกราวด์ก็เพียงพอ; ผลตอบแทนที่ใหญ่กว่าคือการกำจัดเส้นทางกราวด์ยาวๆ ระหว่างเปลือกตัวเชื่อมต่อกับกราวด์ของ TVS เชื่อมต่อชีลด์ของตัวเชื่อมต่อเข้ากับระนาบเดียวกัน และรักษากระแสย้อนกลับให้อยู่ใต้สัญญาณ ไม่ใช่วิ่งรอบบอร์ด
เปลือกของตัวเชื่อมต่อเป็นส่วนหนึ่งของวงจร
บนตัวเชื่อมต่อแบบเปลือกโลหะ เปลือกมักเป็นสิ่งแรกที่มือสัมผัส หากเปลือกเชื่อมต่อกับกราวด์ของบอร์ดผ่านเส้นทางเดินสายที่ยาวและบาง การคายประจุจะเข้าสู่บอร์ดตรงจุดนั้นและหาเส้นทางไปยัง IC ผ่านเส้นทางกราวด์ใดก็ตามที่มีอยู่
หลักปฏิบัติที่ใช้ได้จริงคือการผูกเชลล์เข้ากับระนาบกราวด์โดยตรงที่คอนเนกเตอร์ ด้วยการเชื่อมต่อที่มีความเหนี่ยวนำต่ำ (หลายวีแอส ทองแดงกว้าง) และคงให้สายข้อมูลอ้างอิงถึงระนาบเดียวกันนั้นเมื่อเข้าสู่ระบบ ในผลิตภัณฑ์ที่กราวด์ผ่านแชสซี การจัดวางตัวเก็บประจุ/ตัวปล่อยประจุระหว่างแชสซีกับกราวด์สัญญาณอย่างตั้งใจเป็นการตัดสินใจระดับระบบ ไม่ใช่สิ่งที่ TVS จะแก้ไขได้
5. กฎการจัดวางเลย์เอาต์ที่เปลี่ยนผลลัพธ์ได้จริง
| กฎ | เหตุผล | จะเกิดความล้มเหลวหากละเลย |
|---|---|---|
| Place within 2–5 mm of the connector | Minimises L·di/dt | Hundreds of volts at the IC |
| Route through pins 1→6, 3→4 | No stub, no branch | Stub acts as an antenna and a delay line |
| Ground to plane with 2–4 vias | Low-inductance return | Clamp voltage rises with the ground bounce |
| No vias between TVS and IC | Keeps the protected net short | Each via adds inductance on the protected side |
| Keep 90 Ω differential impedance | USB 2.0 signal integrity | Eye closure, failed compliance |
| Protect VBUS as well as D+/D- | The rail is a discharge path too | Charger or PMIC damage |
6. สิ่งที่ล้มเหลวจริง ๆ
กรณีที่ 1: มีอาร์เรย์ติดตั้งอยู่ แต่ IC ยังเสียหาย
รายงานที่พบบ่อยคือบอร์ดที่มี TVS แต่ยังไม่ผ่านการทดสอบ ESD ที่ตัวเชื่อมต่อ ในกรณีเหล่านี้ส่วนใหญ่ ชิ้นส่วนจะอยู่ห่างออกไป 15–30 มม. อยู่อีกฟากหนึ่งของฟุตพรินต์ตัวเชื่อมต่อ โดยมีสตับแทป TVS ทำการแคลมป์ได้ถูกต้องที่ขาของตัวเอง; IC จะเห็นแรงดันแคลมป์บวกกับความเหนี่ยวนำของเทรซที่อยู่ระหว่างกลาง
กรณีที่ 2: เชื่อมขาเข้าด้วยกัน "เพื่อลดอิมพีแดนซ์"
การต่อขา 1 เข้ากับ 6 และขา 3 เข้ากับ 4 ไม่เป็นอันตรายทางไฟฟ้า — เพราะเป็นโหนดเดียวกัน — แต่บ่อยครั้งทำโดยยังคงสตับเดิมไว้ ซึ่งทำให้ประโยชน์ของการต่อแบบ flow-through หายไป หากจะต่อเข้าด้วยกัน ให้ต่อแบบ pass-through โดยให้สัญญาณเข้าที่ขาหนึ่งและออกอีกขาหนึ่ง
กรณีที่ 3: การออกแบบ USB-C ที่ไม่มีวงจรป้องกัน CC
USB-C เพิ่มขา configuration-channel ที่อยู่ตรงตัวเชื่อมต่อพอดีและมักถูกมองข้าม การคายประจุเข้าที่ CC สามารถทำลาย PD controller ได้แม้ในขณะที่ D+/D- ได้รับการป้องกัน (การอภิปรายการออกแบบ). นับทุกพินที่เชื่อมต่อออกสู่ภายนอก ไม่ใช่แค่คู่ข้อมูล
กรณีที่ 4: "เราผ่าน ESD บนแท่นทดสอบ แต่ไม่ผ่านในเปลือกหุ้ม"
การทดสอบบนแท่นทดสอบมักใช้บอร์ดเปล่าบนแท่นทดสอบ โดยมีระนาบกราวด์อยู่ใต้บอร์ดโดยตรงและใช้สายสั้น ผลิตภัณฑ์จริงเพิ่มกล่องพลาสติก สายที่ยาวขึ้น และมือที่ถือกล่อง แต่ละอย่างเปลี่ยนเส้นทางส่งกลับ การแก้ไขที่พบบ่อยที่สุดไม่ใช่ TVS ที่ใหญ่ขึ้น แต่เป็นเส้นทางที่สั้นลงจากเปลือกคอนเนกเตอร์ไปยังระนาบกราวด์
หากเปลือกหุ้มถูกทาสีหรือชุบอะโนไดซ์ ตรวจสอบว่าเปลือกคอนเนกเตอร์ยังเชื่อมต่อทางไฟฟ้ากับกราวด์ของบอร์ดเมื่อประกอบแล้วหรือไม่ โครงเครื่องที่เคลือบผิวสามารถเปลี่ยนเส้นทางส่งกลับแบบต้านทานต่ำให้กลายเป็นแบบคาปาซิทีฟได้
7. การเลือกการป้องกันตามประเภทพอร์ต
| ตัวเลือก | เหมาะสมเมื่อ | หลีกเลี่ยงเมื่อ |
|---|---|---|
| Array (USBLC6-2SC6) | USB 2.0 data pair + VBUS, small board | Very high-speed lanes above its capacitance budget |
| Discrete TVS per line | Odd pin counts, mixed voltage domains | Space-constrained connectors; capacitance matching |
| Varistor | Mains-side or high-energy surge | High-speed data — capacitance too high |
| Resettable fuse + TVS | VBUS with overcurrent or hot-plug risk | Data lines |
ใครไม่ควรใช้ชิ้นส่วนนี้:การออกแบบที่ต้องการการป้องกันที่ 10 Gb/s หรือสูงกว่า (คาปาซิแตนซ์และความเหนี่ยวนำของแพ็กเกจกลายเป็นข้อจำกัด), บอร์ดที่ขั้วต่ออยู่ห่างจากจุดป้องกันใด ๆ 20 mm และผลิตภัณฑ์ที่ต้องผ่านการทดสอบ IEC ระดับระบบโดยไม่มีระนาบกราวด์ใต้ขั้วต่อ
หลักการเลือกใช้ที่ปฏิบัติได้จริง: นับพินภายนอก จากนั้นนับช่องทางการป้องกัน USB 2.0 ต้องใช้สายข้อมูลสองเส้นบวก VBUS; USB-C เพิ่ม CC1, CC2, SBU1 และ SBU2 และอาร์เรย์แบบข้อมูลอย่างเดียวจะทำให้สี่พินเหล่านี้ไม่ได้ป้องกัน หากพอร์ตสามารถเข้าถึงได้โดยผู้ใช้ ให้ป้องกันทุกพินที่ขั้วต่อสามารถสัมผัสได้ ไม่ใช่เฉพาะพินที่ส่งข้อมูล
ต้นทุนแทบไม่ใช่ข้อจำกัดในที่นี้ ความแตกต่างระหว่างอาร์เรย์กับดิสนครีตสองตัวนั้นอยู่ที่เพียงไม่กี่เซนต์; ความแตกต่างระหว่างขา CC ที่มีการป้องกันกับไม่มีการป้องกันนั้นคือ field return
8. การตรวจสอบสิ่งนี้
เหตุใด "อุปกรณ์ได้รับการจัดอันดับ ±15 kV" จึงไม่ใช่ข้อกล่าวอ้างระดับระบบ
เรตติ้งใน datasheet ถูกวัดที่ขาของอุปกรณ์ด้วยบอร์ดทดสอบที่กำหนดไว้ ผลิตภัณฑ์ถูกทดสอบที่คอนเนกเตอร์ ผ่านสายเคเบิล ภายในเปลือกหุ้ม โดยมีมือของผู้ใช้เป็นส่วนหนึ่งของวงจร ระหว่างการตั้งค่าทั้งสองนั้นมีคอนเนกเตอร์ เส้นทองแดง ระนาบกราวด์ และเปลือกหุ้ม — ซึ่งทั้งหมดสามารถเพิ่มหรือลดโวลต์ได้ ให้ถือว่าตัวเลขใน datasheet เป็นจุดเริ่มต้น ไม่ใช่ผลลัพธ์
| ตรวจสอบ | ผ่าน | หากไม่ผ่าน |
|---|---|---|
| Distance, connector to TVS | ≤ 5 mm | Move the part; the trace is the problem |
| Routing shape | Through pins, no stub | Re-route; a stub is an antenna |
| Ground vias at the TVS | 2–4 into plane | Add vias, shorten return |
| VBUS pin connected | Yes, with 5 V present | Positive-strike path broken |
| IEC 61000-4-2, system level | ±8 kV contact, cable attached | Re-check ground and enclosure path |
- ปืน IEC 61000-4-2 ที่คอนเนกเตอร์, โดยมีบอร์ดอยู่ในเปลือกหุ้มและต่อสายเคเบิลไว้แล้ว พิกัดระดับอุปกรณ์ไม่รับประกันผลลัพธ์ระดับระบบ
- TDR หรือออสซิลโลสโคปที่มีโพรบความเร็วสูงคร่อมเน็ตที่ได้รับการป้องกันเพื่อดูสตับ; การไหลผ่านที่สะอาดแสดงว่าไม่มีความไม่ต่อเนื่อง
- แผนภาพตาที่ 480 Mb/sเพื่อยืนยันว่าความจุที่เพิ่มเข้ามาไม่ได้ทำให้ eye ปิดลง
- การวัด ground bounceระหว่างการเกิด strike: วัดที่ขา ground ของ TVS ไม่ใช่ ground ของบอร์ด
- ทำซ้ำที่ความยาวสายและแนวการวางในกรณีที่แย่ที่สุด, เนื่องจากเส้นทางคายประจุรวมถึงสายเคเบิล
สำหรับการคำนวณด้านความร้อนและการขับบนบอร์ดเดียวกัน โปรดดูที่AMS1117, TP4056และ2N7002คู่มือของเราUSBLC6-2SC6มีสินค้าในสต็อกใน SOT-23-6L; สำหรับการตรวจรับชิ้นส่วนป้องกัน ดูที่กระบวนการตรวจสอบย้อนกลับ.
9. การทบทวนการออกแบบด้วยสามคำถาม
นี่คือคำถามที่เปลี่ยนบอร์ด ทุกสิ่งอื่นเป็นเพียงรายละเอียดเมื่อตอบคำถามเหล่านี้แล้ว
- ตัวป้องกันอยู่ห่างจากคอนเนกเตอร์กี่มิลลิเมตรคูณด้วย 24 V เพื่อประเมินส่วนที่มาจากเลย์เอาต์
- สัญญาณถูกส่งผ่านแพ็กเกจ หรือถูกแทปออกมาหรือไม่?สตับคือกิ่งแขนง; กิ่งแขนงก็คือเสาอากาศ
- กระแสจากการสไตรก์ออกจากบอร์ดที่จุดใด?หากคำตอบคือ "ผ่าน IC" เลย์เอาต์ก็ผิดไม่ว่าจะใช้พาร์ตใดก็ตาม
10. คำถามที่พบบ่อย
สามารถต่อขา 1 และ 6 เข้าด้วยกันได้หรือไม่?
ทั้งสองเป็นโหนดภายในเดียวกัน ดังนั้นใช่ — แต่ให้เดินสัญญาณเข้าที่ขาหนึ่งและออกที่อีกขาหนึ่ง การต่อทั้งสองเข้าด้วยกันโดยยังคงมี stub ไว้จะให้ค่าความจุ แต่ไม่ได้ประโยชน์ด้านเลย์เอาต์
TVS แทนที่เลย์เอาต์ที่ดีได้หรือไม่
ไม่ได้ TVS กำหนดแรงดันแคลมป์ที่ขาของตัวเอง; เส้นทางระหว่าง TVS กับ IC จะเพิ่ม L·di/dt ที่ 24 A และ 1 nH/mm ทุก 1 มิลลิเมตรคือ 24 V
3.5 pF มากเกินไปสำหรับ USB 2.0 หรือไม่
ไม่ USB 2.0 ความเร็วสูงทนค่าความจุไม่กี่พิโกฟารัดที่คอนเนกเตอร์ได้; อุปกรณ์นี้ถูกกำหนดสเปกสำหรับการใช้งาน 480 Mb/s จะเป็นปัญหาก็ต่อเมื่อมีองค์ประกอบป้องกันและกรองหลายตัวต่อซ้อนกัน
ฉันต้องป้องกัน VBUS ด้วยหรือไม่
ใช่ หากพอร์ตถูกเปิดออกสู่ภายนอก USBLC6 มีการป้องกัน VBUS ที่ขา 5 ด้วยเหตุผลนี้โดยเฉพาะ และรางจ่ายไฟมักเป็นเส้นทางคายประจุที่มีอิมพีแดนซ์ต่ำที่สุด
แล้วขา CC และ SBU ของ USB-C ล่ะ
ขาเหล่านี้เชื่อมต่อกับโลกภายนอกและจำเป็นต้องได้รับการป้องกันเช่นกัน อาร์เรย์สำหรับข้อมูลอย่างเดียวทำให้คอนโทรลเลอร์ PD ถูกเปิดเผย ตรวจสอบจำนวนขาก่อนเลือกชิ้นส่วน
ต้องใช้กราวด์เวียกี่ตัวจึงจะเพียงพอ
โดยทั่วไปใช้สองถึงสี่ตัวลงระนาบ ผลประโยชน์ที่มากกว่ามาจากการทำให้เส้นทางส่งกลับสั้นลง ไม่ใช่จากการเพิ่มเวียให้กับเส้นทางที่ยาวอยู่แล้ว
ใช้กับอุปกรณ์ที่ใช้ไฟ 3.3 V เท่านั้นได้หรือไม่
ใช่ แรงดันสแตนด์ออฟคือ 5.25 V จึงต่ออยู่บนไลน์ 3.3 V ได้โดยไม่รั่วไหล และพฤติกรรมการแคลมป์ไม่ขึ้นกับว่าเรลเป็น 5 V เพียงตรวจสอบให้แน่ใจว่าขา VBUS เชื่อมต่อกับเรลท้องถิ่น เพื่อให้เส้นทางรีเทิร์นภายในสมบูรณ์
ใช้งานกับ USB 3 หรือ HDMI ได้หรือไม่
ไม่ได้ที่ความเร็วเหล่านั้น ค่า 3.5 pF และความเหนี่ยวนำของแพ็กเกจอยู่ในเกณฑ์ที่ยอมรับได้สำหรับ USB 2.0 high speed เลนความเร็วสูงกว่าต้องใช้อุปกรณ์แบบ flow-through ที่มีความจุต่ำกว่าและระบุสเปกสำหรับอัตราข้อมูลนั้น
ถ้าคอนเนกเตอร์อยู่บนบอร์ดแยกหรือบนเฟล็กซ์จะเป็นอย่างไร
ในกรณีนั้น การป้องกันควรอยู่บนบอร์ดนั้น ที่ตำแหน่งคอนเนกเตอร์ ไม่ใช่บนบอร์ดหลัก เฟล็กซ์ระหว่างคอนเนกเตอร์กับ TVS จะเพิ่มความเหนี่ยวนำแบบเดียวกับที่เลย์เอาต์พยายามหลีกเลี่ยง และมักแย่กว่าแทรซ PCB เพราะเส้นทางรีเทิร์นไม่ได้อยู่ใต้สัญญาณ
11. แหล่งที่มา
- STMicroelectronics,เอกสารข้อมูล USBLC6-2— VRM 5.25 V, VBR 6.1 V, VCL 12 V ที่ 1 A และ 17 V ที่ 5 A, 3.5 pF สูงสุด, IEC 61000-4-2 ระดับ 4.
- ฟอรัม EEVblog,การอภิปรายเกี่ยวกับการจับคู่พิน USBLC6-2SC6.
- Electronics StackExchange,การออกแบบวงจรพอร์ต USB-C: ESD, การกรองสัญญาณ, การป้องกันการลัดวงจร.
- ฟอรัม EEVblog,คำแนะนำด้านการป้องกัน ESD สำหรับ USB.
กำลังตรวจสอบเลย์เอาต์ ESD อยู่หรือ?
ส่งระยะห่างจากคอนเนกเตอร์ถึงตัวป้องกันและเส้นทางกราวด์รีเทิร์นมาให้เรา เราจะประเมินความเครียดที่ IC ก่อนที่คุณจะตัดบอร์ด
