बक इनपुट कैपेसिटर: RMS धारा, रिपल और डेरेटिंग

त्वरित उत्तर

बक कन्वर्टर का इनपुट कैपेसिटर डीसी आउटपुट धारा नहीं, बल्कि स्पंदित धारा वहन करता है। इसकी RMS धारा लगभगI_OUT× √(D(1−D)), जहाँ D ड्यूटी साइकिल है, और इसका रिपल वोल्टेज लगभगI_OUT× D / (f_SW× C)साथ ही ESR पद। धारिता कोप्रभावीमान (DC-bias derating के बाद) के अनुसार आकार दें, ripple-current rating जाँचें, और संधारित्र को ऐसे रखें कि input loop यथासंभव छोटा हो।

कार्यकारी निष्कर्ष

12 V से 5 V और 3 A पर, इनपुट कैपेसिटर लगभग1.48 A RMSदेखता है — आउटपुट करंट का आधा, लेकिन बहुत अधिक कठोर तरंगरूप में।
12 V पर एक 22 µF सिरेमिक अपनी नाममात्र कैपेसिटेंस का केवल55–65%भाग बरकरार रख सकता है; 22 µF के साथ आप जो रिपल गणना करते हैं वह वास्तविक बोर्ड में लगभग दोगुना हो सकता है।
इलेक्ट्रोलिटिक ESR रिपल पर कैपेसिटेंस से पहले हावी होता है: 3 A पर 50 mΩ है150 mVकैपेसिटर के चार्ज होने से पहले ही।
कैपेसिटर केवल तभी काम करता है जब लूप छोटा हो: उच्च-आवृत्ति प्रतिबाधा इनपुट लूप क्षेत्र से तय होती है, कैपेसिटेंस मान से नहीं।

1. इनपुट कैपेसिटर “DC” कैपेसिटर क्यों नहीं है

बक कनवर्टर में इनपुट करंट स्पंदों की एक श्रृंखला है: ऑन-टाइम के दौरान स्विच इनपुट से करंट खींचता है, और ऑफ-टाइम के दौरान लगभग कुछ नहीं खींचता। इनपुट कैपेसिटर अंतर की आपूर्ति करता है, इसलिए इसकी करंट तरंग एक स्क्वायर वेव होती है जिसका DC औसत आउटपुट करंट के बराबर होता है।

12 V से 5 V कनवर्टर में 3 A पर, इनपुट करंट स्विचिंग आवृत्ति पर लगभग 3 A और 0 A के बीच बदलता है, और कैपेसिटर हर चक्र में अंतर की आपूर्ति करता है।

इसके दो परिणाम होते हैं। पहला, संधारित्र की RMS धारा आउटपुट धारा का बड़ा भाग हो सकती है, भले ही औसत छोटा हो। दूसरा, उच्च di/dt लूप प्रेरकत्व — केवल धारिता नहीं — को समस्या का हिस्सा बनाता है, इसीलिए प्लेसमेंट का महत्व मान जितना ही है।

2. RMS धारा सूत्र

सतत चालन मोड में बक कनवर्टर के लिए, इनपुट संधारित्र की RMS धारा का अच्छा सन्निकटन इस प्रकार किया जाता है:

I_RMS≈ I_OUT× √(D × (1 − D)), के साथD = V_OUT/ V_IN

यह गुणक D = 0.5 पर शिखर पर पहुँचता है, जहाँ यह 0.5 के बराबर होता है। यह इनपुट रिपल धारा के लिए सबसे खराब स्थिति है, और जब आप ऑपरेटिंग पॉइंट के बारे में अनिश्चित हों तो यही वह संख्या है जिसका उपयोग करना चाहिए।

V_IN→ V_OUT	ड्यूटी D	√(D(1−D))	I_RMS3 A पर
12 V → 5 V	0.417	0.493	1.48 A
12 V → 3.3 V	0.275	0.447	1.34 A
24 V → 5 V	0.208	0.406	1.22 A
5 V → 3.3 V	0.660	0.474	1.42 A

Input capacitor RMS current divided by output current versus duty cycle, peaking at 0.5 — RMS गुणक 0.5 पर चरम होता है जब ड्यूटी साइकिल 50% है; 12 V से 5 V का मान 0.493 पर स्थित है।

दो व्यावहारिक नोट्स। 100 kHz पर 1 A RMS के लिए रेटेड कैपेसिटर 500 kHz पर कम रेटेड हो सकता है; घटकों की तुलना करने से पहले डेटाशीट में आवृत्ति संशोधन जाँचें। पहला, यह कैपेसिटर धारा है, प्रेरक धारा नहीं; प्रेरक रिपल एक छोटा पद जोड़ता है। दूसरा, असंतत मोड में हल्के भार पर तरंगरूप बदल जाता है, लेकिन कैपेसिटर तापन के लिए सबसे खराब स्थिति अभी भी लगभग पूर्ण भार और D ≈ 0.5 के पास होती है।

3. रिपल वोल्टेज: कैपेसिटेंस, फिर ESR

इनपुट कैपेसिटर के आर-पार रिपल के दो भाग होते हैं: चार्ज/डिस्चार्ज घटक और ESR घटक।

ΔV ≈ I_OUT× D / (f_SW× C) + I_OUT× ESR

12 V से 5 V पर 3 A, 500 kHz स्विचर और 22 µF सिरेमिक कैपेसिटेंस लें। कैपेसिटिव पद 3 × 0.417 / (500 k × 22 µ) =114 mV. 2 mΩ ESR के साथ दूसरा पद केवल 6 mV है, इसलिए संधारित्र प्रमुख होता है।

अब सिरेमिक को समान 22 µF और 50 mΩ ESR वाले एल्युमिनियम इलेक्ट्रोलाइटिक से बदलें: केवल ESR पद है150 mV, कैपेसिटिव पद से बड़ा है। इसीलिए “समान धारिता” का अर्थ समान कैपेसिटर नहीं है।

22 µF, 12 V इनपुट, 3 A, 500 kHz	ESR	ESR रिपल	कैपेसिटिव रिपल	कुल
Ceramic (1210 X7R)	2 mΩ	6 mV	114 mV	120 mV
Polymer	10 mΩ	30 mV	114 mV	144 mV
Aluminum electrolytic	50 mΩ	150 mV	114 mV	264 mV

एक दूसरा ऑपरेटिंग पॉइंट दिखाता है कि संख्याएँ कैसे बदलती हैं। 2 A पर 24 V से 12 V के लिए, ड्यूटी साइकिल 0.5 है और RMS फैक्टर 0.5 है, इसलिए कैपेसिटर को 1.0 A RMS मिलता है। 10 µF प्रभावी और 500 kHz के साथ, कैपेसिटिव रिपल 2 × 0.5 / (500 k × 10 µ) =200 mV— समान कैपेसिटेंस वाले 12 V उदाहरण के रिपल का दोगुना, क्योंकि ड्यूटी साइकिल सबसे खराब बिंदु पर है और कैपेसिटेंस छोटी है।

4. लेबल पर दिया मान बोर्ड पर दिए मान के समान नहीं होता।

क्लास II सिरेमिक्स (X5R, X7R) DC बायस के अंतर्गत धारिता खो देते हैं। एक 22 µF, 25 V, 1210 X5R पार्ट 12 V पर अपने नाममात्र मान का केवल 55–65% बनाए रख सकता है, और छोटा केस अधिक खोता है। यदि आप 22 µF से गणना करते हैं और बोर्ड 13 µF देता है, तो रिपल 114 mV × 22/13 ≈193 mV.

तीन नियम इस प्रकार हैं:

उपयोग करेंअपने DC बायस और तापमान पर प्रभावी धारिता, न कि कैटलॉग मान।
तापमान के लिए भी डीरेट करें: X5R 85 °C तक निर्दिष्ट है, X7R 125 °C तक, और श्रेणी के ऊपरी सिरे की ओर कैपेसिटेंस गिरती है।
जाँचेंरिपल-करंट रेटिंगअलग से। एक छोटा केस सही कैपेसिटेंस रख सकता है और फिर भी 1.5 A RMS पर ओवरहीट हो सकता है।

5. सिरेमिक, पॉलिमर या इलेक्ट्रोलिटिक?

Comparison of ceramic, polymer and aluminum electrolytic capacitors for buck input filtering — समान कैपेसिटेंस, अलग भौतिकी: ESR, DC-बायस हानि और जीवनकाल तय करते हैं कि इनपुट पर कौन-सा उपयुक्त है।

सिरेमिकसबसे कम ESR और सबसे छोटा आकार देता है, लेकिन DC बायस के साथ धारिता खो देता है और पीज़ोइलेक्ट्रिक हो सकता है — यह स्विचिंग आवृत्ति पर ध्वनि उत्पन्न कर सकता है और बोर्ड कंपन को आउटपुट में युग्मित कर सकता है।पॉलिमरसिरेमिक की तुलना में अधिक लागत और अधिक सौम्य विफलता मोड के साथ स्थिर धारिता और कम ESR प्रदान करता है।एल्यूमिनियम इलेक्ट्रोलिटिकएक पैकेज में बड़ी धारिता प्रदान करता है, लेकिन डिज़ाइन में ESR और जीवनकाल प्रमुख होते हैं; इसे अकेले के बजाय अक्सर सिरेमिक के साथ समानांतर में उपयोग किया जाता है।

स्विच के पास 10–22 µF सिरेमिक और कुछ मिलीमीटर दूर एक बड़ा बल्क कैपेसिटर (इलेक्ट्रोलिटिक या पॉलिमर) एक सामान्य और तर्कसंगत पैटर्न है। सिरेमिक उच्च-आवृत्ति पल्स को संभालता है; बल्क निम्न-आवृत्ति घटक और केबल इंडक्टेंस को संभालता है।

6. बल्क कैपेसिटर का कार्य अलग है

यदि सिरेमिक स्विचिंग पल्स को संभालता है, तो बल्क कैपेसिटर धीमे घटक को संभालता है: इनपुट केबल इंडक्टेंस, स्रोत प्रतिबाधा और वे लोड स्टेप्स जिन्हें अपस्ट्रीम सप्लाई फॉलो नहीं कर सकती। दोनों विनिमेय नहीं हैं, और “सिरेमिक पर्याप्त है” कहकर बल्क को हटाना हॉट-प्लग रिंग या सप्लाई सैग बनाने का एक सामान्य तरीका है।

एक व्यावहारिक शुरुआती बिंदु इनपुट कनेक्टर के पास सिरेमिक मान का कम से कम दस गुना बल्क कैपेसिटर है, जिसमें सिरेमिक स्विच के पास हो। 22 µF सिरेमिक के लिए, इसका मतलब लगभग 220 µF बल्क है, अक्सर इलेक्ट्रोलिटिक या पॉलिमर। बल्क को 500 kHz पर कम ESR की आवश्यकता नहीं होती; उसे उस निम्न-आवृत्ति धारा के लिए पर्याप्त कैपेसिटेंस और रिपल रेटिंग चाहिए जो वह वास्तव में ले जाता है।

दोनों को अलग-अलग नहीं, बल्कि एक साथ जाँचें। 220 µF इलेक्ट्रोलिटिक और 22 µF सिरेमिक समानांतर में केबल इंडक्टेंस के साथ एक फ़िल्टर बनाते हैं; डैम्पिंग बल्क के ESR पर निर्भर करती है। बहुत कम ESR होने पर फ़िल्टर हॉट-प्लग पर रिंग कर सकता है; बहुत अधिक होने पर रिपल बढ़ जाता है। डेटाशीट ESR रेंज डिज़ाइन का हिस्सा है, कोई विवरण नहीं।

7. स्रोत प्रतिबाधा और हॉट-प्लग

छोटे लीड्स वाली बेंच सप्लाई वास्तविक इनपुट की तरह बिल्कुल व्यवहार नहीं करती: एक मीटर केबल लगभग 1 µH जोड़ता है, और स्रोत कई मीटर दूर हो सकता है। हॉट-प्लग पर, इनपुट कैपेसिटर उस इंडक्टेंस के माध्यम से चार्ज होता है, और करंट स्टेडी-स्टेट मान से काफी ऊपर रिंग कर सकता है।

दो संख्याएँ बात स्पष्ट करती हैं। 22 µF को 12 V तक चार्ज करने पर संग्रहीत ऊर्जा ½ × 22 µF × 12² =1.6 mJ; यदि वह ऊर्जा 10 µs में स्थानांतरित होती है, तो औसत करंट लगभग13 A. 1 µH केबल इंडक्टेंस के साथ, रेज़ोनेंट आवृत्ति लगभग34 kHz, और डैम्पिंग के बिना इनपुट लगभग आपूर्ति वोल्टेज के दोगुने तक रिंग कर सकता है।

इसीलिए इनपुट को अक्सर एक बल्क कैपेसिटर के साथ कुछ डैम्पिंग की आवश्यकता होती है, और इसीलिए 12 V रेल पर हॉट-प्लग कनेक्टर इनरश सीमाओं के साथ निर्दिष्ट किए जाते हैं। अकेला सिरेमिक रिंग को तेज़ और तीखा बनाता है, छोटा नहीं।

8. जब सिरेमिक गलत विकल्प हो

पास में ऑडियो या प्रेसिजन एनालॉग।पीज़ोइलेक्ट्रिक रिंगिंग शोर के रूप में दिख सकती है; पॉलिमर या कोई भिन्न डाइइलेक्ट्रिक बेहतर हो सकता है।
छोटी जगह में बहुत उच्च धारिता।बायस के अंतर्गत सिरेमिक बहुत अधिक धारिता खो देता है; पॉलिमर या इलेक्ट्रोलिटिक अधिक पूर्वानुमेय होता है।
उच्च-वोल्टेज इनपुट।लगभग 50 V से ऊपर, प्रति केस उपलब्ध सिरेमिक धारिता तेजी से गिर जाती है और बायस डीरेटिंग गंभीर हो जाती है।
विस्तृत-तापमान औद्योगिक उत्पाद।X5R केवल 85 °C तक रेटेड है; उससे ऊपर X7R या पॉलिमर जाँचें।

9. लेआउट: लूप ही कैपेसिटर है

इनपुट कैपेसिटर इनपुट को केवल तब क्लैंप करता है जब उसके माध्यम से बनने वाला लूप छोटा हो। उच्च-आवृत्ति धारा पथ है: इनपुट कैपेसिटर → हाई-साइड स्विच → ग्राउंड → वापस कैपेसिटर तक। उस लूप का प्रत्येक मिलीमीटर इंडक्टेंस जोड़ता है, जो स्विच नोड पर वोल्टेज स्पाइक और कंडक्टेड EMI के रूप में प्रकट होता है।

इनपुट कैपेसिटर को स्विच के उसी साइड पर रखें, और स्विच स्रोत तथा ग्राउंड प्लेन से जोड़ने का रास्ता जितना संभव हो उतना छोटा रखें।
प्रत्येक पैड के लिए कई vias का उपयोग करें; एक 0.3 mm via लगभग 1 nH जोड़ता है, और 1 A/ns पर 1 nH का अर्थ 1 V है।
इनपुट धारा को आउटपुट या फीडबैक नेटवर्क के साथ साझा किए गए संकीर्ण ट्रेस से न रूट करें।
फीडबैक टैप को इनपुट लूप से दूर रखें; स्विचिंग नोड बोर्ड पर सबसे अधिक शोर वाला कॉपर है।

10. इनपुट रिपल का मापन

इनपुट रिपल के बेंच मापन को गलत करना आसान है, और गलत मापन ऐसे पार्ट परिवर्तन की ओर ले जाता है जो कुछ भी ठीक नहीं करता। कैपेसिटर पिन पर छोटी ग्राउंड स्प्रिंग का उपयोग करें, स्कोप को 20 MHz बैंडविड्थ पर सेट करें, और यदि प्रोब अनुमति दे तो डिफरेंशियली मापें।

तीन जाँचें वास्तविक समस्या को मापन आर्टिफैक्ट से अलग करती हैं। पहला, रिपल को कैपेसिटर के आर-पार मापा जाना चाहिए, किसी दूरस्थ ग्राउंड बिंदु से नहीं। दूसरा, स्विचिंग एज धीमे रिपल के ऊपर तेज़ स्पाइक के रूप में दिखनी चाहिए; यदि “रिपल” पूरी तरह स्पाइक है, तो समस्या लूप इंडक्टेंस है, कैपेसिटेंस नहीं। तीसरा, मापे गए मान की गणना से तुलना करें: यदि मापन 50% से अधिक ऊपर है, तो प्रभावी कैपेसिटेंस या प्रोब पर संदेह करें।

एक अच्छा अभ्यास है न्यूनतम और अधिकतम इनपुट वोल्टेज पर, और हल्के तथा पूर्ण लोड पर मापना। सूत्र में सबसे खराब स्थिति D = 0.5 पर है, लेकिन सबसे खराब मापा गया स्पाइक अक्सर उच्चतम इनपुट वोल्टेज पर दिखता है, जहाँ एज सबसे तेज़ होता है और लूप सबसे कम डैम्प्ड होता है।

11. पाँच गलतियाँ

1. नॉमिनल कैपेसिटेंस का उपयोग करना।DC बायस किसी सिरेमिक का मान तापमान के कुछ करने से पहले ही 30–45% तक घटा सकता है।

2. RMS धारा रेटिंग को अनदेखा करना।सही धारिता वाला पुर्ज़ा फिर भी अपनी रिपल-करंट रेटिंग से अधिक जा सकता है और गर्म चल सकता है।

3. गलत ऑपरेटिंग पॉइंट के लिए साइज़िंग करना।सबसे खराब स्थिति D = 0.5 के आसपास होती है, नाममात्र इनपुट वोल्टेज पर नहीं।

4. हर चीज़ के लिए एक ही कैपेसिटर का उपयोग करना।एक अकेला बल्क इलेक्ट्रोलिटिक उच्च-आवृत्ति पल्स की आपूर्ति नहीं कर सकता; एक अकेला छोटा सिरेमिक निम्न-आवृत्ति रिपल को थाम नहीं सकता।

5. कैपेसिटर को स्विच से दूर रखना।तब इनपुट स्पाइक को कैपेसिटेंस नहीं, बल्कि लूप इंडक्टेंस निर्धारित करता है।

12. चयन चेकलिस्ट

इनपुट वोल्टेज रेंज और सबसे खराब स्थिति वाला ड्यूटी साइकिल।
आउटपुट करंट और उससे प्राप्त इनपुट RMS करंट।
लक्ष्य इनपुट रिपल और इसके परिणामस्वरूप धारिताप्रभावीमान पर।
ESR योगदान, विशेष रूप से इलेक्ट्रोलिटिक पुर्जों के लिए।
DC-बायस और तापमान डीरेटिंग वक्र।
स्विचिंग आवृत्ति और तापमान पर रिपल-करंट रेटिंग।
डाइलेक्ट्रिक श्रेणी और तापमान रेटिंग।
आसपास के सर्किट की पीज़ोइलेक्ट्रिक या ऑडियो संवेदनशीलता।
लूप क्षेत्र, वाया संख्या और ग्राउंड रिटर्न।
सत्यापन: पिनों पर इनपुट रिपल को छोटी ग्राउंड स्प्रिंग के साथ मापें, लंबी प्रोब के साथ नहीं।

FAQ

मैं इनपुट कैपेसिटर RMS करंट की गणना कैसे करूँ?

I का उपयोग करें_RMS≈ I_OUT× √(D(1−D)) जहाँ D = V_OUT/V_IN. यह गुणक D = 0.5 होने पर 0.5 पर शिखर करता है, जो सबसे बुरी स्थिति है।

क्या अधिक इनपुट कैपेसिटेंस हमेशा बेहतर होता है?

यह रिपल को कम करता है, लेकिन हॉट-प्लग पर इनरश करंट को भी बढ़ाता है और इनपुट फ़िल्टर के साथ परस्पर क्रिया कर सकता है। एक सीमा के बाद, लूप इंडक्टेंस और स्रोत इम्पीडेंस प्रभावी हो जाते हैं।

मेरा 22 µF कैपेसिटर 13 µF जैसा व्यवहार क्यों करता है?

DC-bias डीरेटिंग। Class II सिरेमिक अनुप्रयुक्त वोल्टेज बढ़ने पर कैपेसिटेंस खो देते हैं; डेटाशीट वक्र आपके ऑपरेटिंग पॉइंट पर प्रभावी मान देता है।

क्या मैं सिरेमिक के बजाय इलेक्ट्रोलिटिक का उपयोग कर सकता हूँ?

हाँ, लेकिन पहले ESR जाँचें। 3 A पर, 50 mΩ का ESR कैपेसिटेंस के कुछ भी योगदान देने से पहले 150 mV रिपल उत्पन्न करता है।

क्या इनपुट कैपेसिटर को इनपुट से अधिक वोल्टेज रेटिंग की आवश्यकता है?

हाँ, ट्रांसिएंट्स के लिए मार्जिन के साथ। 12 V रेल आमतौर पर 25 V पार्ट्स का उपयोग करती है; तब 12 V पर डीरेटिंग प्रभावी-कैपेसिटेंस गणना का हिस्सा होती है।

क्या 12 V इनपुट के लिए 25 V कैपेसिटर पर्याप्त है?

आम तौर पर हाँ, ट्रांसिएंट्स को ध्यान में रखते हुए। 12 V रेल पर 25 V का पार्ट लगभग 2× हेडरूम देता है, और उच्च वोल्टेज रेटिंग समान केस साइज़ के 16 V पार्ट की तुलना में DC-bias हानि भी कम करती है। निर्णय लेने से पहले वास्तविक ट्रांसिएंट और derating curve जाँचें।

क्या एक सिरेमिक और बल्क के बजाय एक बड़ा सिरेमिक इस्तेमाल किया जा सकता है?

कभी-कभी, लेकिन DC bias और hot-plug जाँचें। एक अकेला बड़ा सिरेमिक बायस के तहत अधिक कैपेसिटेंस खोता है और hot-plug रिंग को अधिक तीखा बनाता है; बल्क कैपेसिटर केबल और स्रोत के लिए होता है, स्विचिंग फ्रीक्वेंसी के लिए नहीं।

बोर्ड प्लग इन करने पर इनपुट वोल्टेज में रिंगिंग क्यों होती है?

इनपुट कैपेसिटर केबल इंडक्टेंस के माध्यम से चार्ज होता है। डैम्पिंग के बिना, वह LC एक रेज़ोनेंट सर्किट बनाता है और वोल्टेज आपूर्ति के लगभग दोगुने तक ओवरशूट कर सकता है; समाधान बल्क कैपेसिटेंस और डैम्पिंग है, अधिक सिरेमिक नहीं।

मैं इनपुट रिपल को सही ढंग से कैसे मापूँ?

कैपेसिटर पिनों पर छोटा ग्राउंड स्प्रिंग उपयोग करें, प्रोब के लंबे ग्राउंड लीड का नहीं। लंबा लीड स्विचिंग नोड को पकड़ लेता है और ऐसी रिंगिंग दिखाता है जो कैपेसिटर में नहीं होती।

शब्दावली

ड्यूटी साइकिल (D): स्विचिंग अवधि का वह अंश जिसमें हाई-साइड स्विच ऑन रहता है; लगभग V_OUT/V_INबक के लिए।
RMS धारा: किसी तरंगरूप की तापन-तुल्य धारा; संधारित्र की रिपल रेटिंग इसी को संदर्भित करती है।
DC-बायस डीरेटिंग: लागू DC वोल्टेज बढ़ने पर सिरेमिक धारिता का ह्रास।
ESR: समतुल्य श्रेणी प्रतिरोध; धारा के समानुपाती रिपल उत्पन्न करता है।
हॉट लूप: इनपुट संधारित्र और स्विच से होकर जाने वाला उच्च-di/dt पथ; इसका क्षेत्र उच्च-आवृत्ति व्यवहार निर्धारित करता है।

स्रोत

Texas Instruments, बक कनवर्टर के पावर स्टेज की बुनियादी गणना (SLVA477)— ड्यूटी साइकिल, इंडक्टर और कैपेसिटर का आकार निर्धारण।
Texas Instruments, इनपुट और आउटपुट कैपेसिटर चयन (SLTA055)— RMS धारा और रिपल।
प्रयुक्त विशिष्ट सिरेमिक, पॉलिमर या इलेक्ट्रोलाइटिक पार्ट के लिए निर्माता का DC-bias और रिपल-करंट डेटा।

इनपुट स्टेज का साइज़िंग कर रहे हैं और स्टॉक में सही कैपेसिटर चाहिए?

हमारेकैपेसिटर लाइनऔरपावर मॉड्यूल, या किसी पार्ट की सिफ़ारिश के लिए इनपुट/आउटपुट स्थितियाँ भेजें।

इन-स्टॉक घटक ब्राउज़ करें · अपना BOM सबमिट करें