HDMI와 DisplayPort: 실용 입문

픽셀 하나가 움직이기도 전에, 소스는 디스플레이가 존재하는지와 디스플레이가 무엇을 수용할 수 있는지 알아야 합니다. 이 대화는 두 개의 느린 배선에서 이루어지며, 대부분의 ‘신호 없음’ 문제가 바로 여기서 시작됩니다.

빠른 답변

HDMI: 3개의 데이터 레인과 클록(TMDS), 100 Ω 차동, 그리고 DDC, HPD 및 +5 V.
DisplayPort: 1–4개 레인, 100 Ω, 100 nF로 AC 커플링, AUX 및 HPD 포함.
EDID는 소스가 DDC(HDMI) 또는 AUX(DP)를 통해 읽는 I2C EEPROM입니다. EDID가 없으면 화면도 없습니다.
HPD는 소스에 디스플레이가 연결되었음을 알립니다. 이것이 없으면 많은 소스가 시작조차 하지 않습니다.

1. HDMI: TMDS 레인

HDMI TMDS data lanes, clock, DDC and hot-plug detect — 그림 1 — 세 개의 데이터 페어와 한 개의 클록 페어, 그리고 링크가 동작하게 하는 느린 사이드밴드 배선.

HDMI 2.0은 TMDS를 통해 DC 결합, 100 Ω 차동으로 레인당 6 Gb/s(총 18 Gb/s)를 전달합니다. HDMI 2.1은 FRL로 전환됩니다: 4개 레인, 레인당 최대 12 Gb/s, 총 48 Gb/s이며, 일부 구현에서는 서로 다른 코딩과 AC 커플링을 사용합니다.

TMDS는 전용 클록 레인과 함께 비디오를 연속 스트림으로 전송합니다. FRL은 데이터를 패킷화하고 클록을 내장합니다. 그렇기 때문에 TMDS용으로 설계된 보드가 자동으로 전체 속도의 FRL을 지원하지는 않습니다 — PHY, 커넥터 및 레이아웃 모두 해당 속도에 맞게 정격이 책정되어야 합니다.

신호 그룹	수행 기능	고장 증상
TMDS / FRL lanes	Video and audio	Sparkles, dropouts, no video
DDC (I2C)	EDID read, HDCP	Wrong resolution, black screen
HPD	"Display connected"	Source never wakes the link
+5 V	Powers the EDID EEPROM	No EDID, so no picture
CEC	Remote control passthrough	Remote does not control the source

2. DisplayPort: 레인 및 AC 커플링

DisplayPort main link lanes with AC coupling and AUX channel — 그림 2 — 각 메인 링크 레인은 100 nF로 AC 커플링되며, AUX와 HPD가 검색을 담당합니다.

DisplayPort는 1, 2 또는 4개의 메인 링크 레인을 사용하며, 100 Ω 차동이고 각 라인에 100 nF AC 커플링이 직렬로 있습니다. DP 1.4는 HBR3를 레인당 8.1 Gb/s(총 32.4 Gb/s)로 운용하며, DP 2.0은 128b/132b 코딩을 사용하는 UHBR 속도를 추가합니다.

링크 트레이닝은 HDMI에 없는 부분입니다: 소스와 싱크는 모든 레인이 오류 없이 동작할 때까지 전압 스윙, 프리엠퍼시스 및 레인 수를 협상합니다. 트레이닝이 실패하면 링크는 더 적은 레인 또는 더 낮은 속도로 폴백되며, 증상은 링크 단절이 아니라 낮은 해상도입니다.

Comparison table of HDMI 2.0 and DisplayPort 1.4 characteristics — 그림 3 — 동일한 커넥터 클래스, 다른 전기적 규칙. DP에는 HDMI 라우팅 가정을 재사용하지 마십시오.

항목	HDMI 2.0	DP 1.4
Lanes	3 data + clock	1–4
Rate per lane	6 Gb/s	8.1 Gb/s (HBR3)
Coupling	DC (TMDS)	AC, 100 nF
Discovery	DDC + HPD	AUX + HPD
Power pin	+5 V, 50 mA	3.3 V, up to 500 mA

3. 영상 이전의 대화

Sequence from hot-plug detect to EDID read and mode selection — 그림 4 — HPD, 그다음 EDID, 그다음 모드. 단계를 하나라도 건너뛰면 소스는 사용할 수 있는 정보가 없다.

싱크는 HPD를 어서트한다(일부 장치에서는 펄스가 아니라 레벨).
소스는 DDC/AUX 버스에 전원을 공급하고 EDID를 읽는다 — 확장 개수가 포함된 128바이트 블록.
소스는 타이밍 목록을 파싱하고 디스플레이가 허용하는 모드를 선택한다.
HDMI의 경우 HDCP 인증이 이어지고, DP의 경우 레인별로 링크 트레이닝이 실행된다.

EDID가 없거나 손상된 경우 많은 소스는 안전 모드로 폴백하거나 아무것도 표시하지 않는다. 의외로 흔한 원인은 HDMI의 +5 V 전원이 공급되지 않는 것이다. EEPROM은 소스에서 전원을 공급받으므로 배선이 끊어지면 읽기가 실패한다.

EDID는 기본 블록이 128바이트이며 선택적 확장 블록(HDMI의 경우 CEA-861)이 있다. 기본 블록에는 제조사 ID, 선호 타이밍 및 설정된 타이밍 목록이 포함되고, 확장 블록에는 비디오 포맷, 오디오 및 HDMI 관련 데이터가 담긴다. 1080p만 지원을 알리는 디스플레이는 소스가 무엇을 할 수 있든 4K를 제공하지 않는다.

설계가 4K에서는 실패하지만 1080p에서는 동작할 때는 EDID를 읽고 두 가지를 확인하라: 4K 타이밍이 존재하는지, 그리고 HDMI 2.0 VSDB(공급업체별 데이터 블록)가 더 높은 전송률에 대한 지원을 명시하는지.

4. 라우팅 규칙

Routing rules for high-speed display pairs — 그림 5 — USB 2.0과 동일한 페어 규율, 더 엄격한 손실 예산.

100 Ω 차동 임피던스는 추측이 아닌 커넥터의 스택업에서 산출한다.
각 페어 내에서 정합하고, 페어를 짧게 유지하며 비아를 피한다.
페어 아래에 연속 접지를 유지한다; 커넥터 영역은 플레인이 절단되는 곳이다.
DDC/AUX 및 HPD 라인을 고속 페어와 이격시키고, 모든 노출 핀을 ESD로 보호한다.
PHY의 최대 트레이스 길이를 확인한다; 6–8 Gb/s에서는 예산이 빠듯하다.

4b. 레인 수 대비 해상도

링크	일반적인 용도
DP 2 lanes, HBR2	1440p at 60 Hz, 1080p high refresh
DP 4 lanes, HBR3	4K at 60 Hz, dual 1440p
HDMI 2.0	4K at 60 Hz (4:2:0 or 4:2:2)
HDMI 2.1 FRL	4K high refresh, 8K

5. 흔한 실수

실수	증상	해결 방법
HPD not connected	Source never detects the display	Wire it; verify the level
No +5 V on HDMI	EDID read fails	Check the source-side supply
EDID not programmed	Wrong mode or black screen	Program a valid 128-byte block
DP AC caps missing	Link training fails	100 nF per line, close to TX
90 Ω routing for 100 Ω pairs	Intermittent link at high rate	Re-route per stackup