การจัดวางเลย์เอาต์บัคคอนเวอร์เตอร์: ฮอตลูป โหนดสวิตช์ และทองแดง
ประสิทธิภาพของสวิตชิ่งเรกูเลเตอร์ถูกกำหนดโดยแผนภาพวงจร ส่วนอุณหภูมิถูกกำหนดโดยเลย์เอาต์ ฮอตลูปเป็นตัวกำหนดริงกิ้ง และทองแดงเป็นตัวกำหนดว่าความร้อนมีทางระบายหรือไม่
คำตอบสั้น
- ฮอตลูป: ตัวเก็บประจุอินพุต → FET ฝั่งสูง → FET ฝั่งต่ำ → กราวด์ คงพื้นที่ไว้เพียงไม่กี่ mm²
- กระแส RMS ของตัวเก็บประจุอินพุต: Iout × √(D(1−D)) โดยมีค่าสูงสุดที่ 50 % ของ Iout — นั่นคือสิ่งที่ทำให้ตัวเก็บประจุร้อน
- โหนดสวิตช์: ทองแดงขนาดเล็ก ไม่มีโพรบ และไม่มีเส้นทางสัญญาณที่ไวต่อสัญญาณอยู่ใกล้ ๆ
- ความร้อน: แพดเดรนทำหน้าที่เป็นฮีตซิงก์ — มีเวียอยู่ใต้แพด มีทองแดงอีกด้าน และ DCR ของตัวเหนี่ยวนำถูกนับรวมในงบประมาณการสูญเสีย
1. ลูปฮอตคือเลย์เอาต์
FET ฝั่งสูงเปิดทำงาน และกระแสไหลจากตัวเก็บประจุอินพุตผ่าน FET และกลับผ่านการเชื่อมต่อกราวด์ ลูปนั้นพากระแสพัลส์ที่มีขอบระดับนาโนวินาที ทุกมิลลิเมตรของลูปคือความเหนี่ยวนำ และพลังงานในความเหนี่ยวนำนั้นจะแกว่งแบบริงเมื่อ FET สลับสถานะ
หลักปฏิบัติ: วางตัวเก็บประจุอินพุตให้อยู่ในระยะไม่กี่มิลลิเมตรจากคู่ FET วางเส้นทางกราวด์รีเทิร์นไว้ใต้ลูปโดยตรงบนเลเยอร์เดียวกันหากทำได้ และห้ามเดินเส้นทางลูปผ่าน via หากมีเส้นทางบนผิวให้ใช้ได้
การหาลูปทำได้ง่าย: ใช้นิ้วชี้บนแผนภาพวงจรและไล่เส้นทางที่กระแสไหลเมื่อ FET ฝั่งสูงเปิดทำงาน เส้นทางเริ่มจากขั้วบวกของตัวเก็บประจุ ผ่าน FET ผ่านตัวเหนี่ยวนำ และกลับผ่าน FET ฝั่งต่ำและระนาบกราวด์ไปยังขั้วลบของตัวเก็บประจุ เส้นทางปิดนั้นคือลูป ทุกส่วนของมันมีความสำคัญ รวมถึงเส้นทางกลับ
สิ่งที่ลูปขนาดใหญ่ทำจริง ๆ: ความเหนี่ยวนำปรสิตต้านการเปลี่ยนแปลงกระแสอย่างฉับพลัน โหนดสวิตช์เกิดโอเวอร์ชูต และพลังงานสุดท้ายกลายเป็นการแกว่งแบบริงที่คัปเปิลเข้าสู่ระนาบกราวด์และเส้นทางฟีดแบ็ก คอนเวอร์เตอร์ยังคงควบคุมแรงดันได้ ซึ่งเป็นเหตุผลที่ปัญหาซ่อนอยู่จนกระทั่งการทดสอบ EMC หรือเกิดความล้มเหลวหน้างาน
พื้นที่ลูปคือสิ่งที่คัปเปิลกับส่วนที่เหลือของบอร์ด พื้นที่เพียงไม่กี่ mm² คือเลย์เอาต์ที่แน่นหนา ส่วนหลายสิบ mm² คือลูปที่ไวต่อโหนดสวิตช์และแผ่รังสีมันออกไป
2. ตัวเก็บประจุอินพุต: ค่าเพียงอย่างเดียวไม่เพียงพอ
Irms = Iout x sqrt(D x (1 - D)) 12 V -> 5 V, D = 0.42, Iout = 2 A: Irms = 2 x sqrt(0.42 x 0.58) = 2 x 0.494 = 0.99 A
กระแสนั้นไหลผ่าน ESR ของตัวเก็บประจุ และนั่นคือสาเหตุที่เซรามิก 10 µF อาจร้อนได้แม้กระแส DC ที่ไหลผ่านเป็นศูนย์ เลือกตัวเก็บประจุโดยคำนึงถึงกระแสริปเปิล ไม่ใช่แค่ความจุ และตรวจสอบการลดลงจากไบแอส DC: X5R 10 µF ที่ 12 V อาจเหลือ 5 µF ในวงจร
ตัวอย่างการคำนวณ: 12 V เป็น 5 V ที่ 2 A, D = 0.42, 500 kHz ชิ้นส่วน 10 µF X7R 25 V อาจเหลือ 6 µF ที่ไบแอส 12 V; ด้วย 0.99 A RMS กระแสริปเปิลถือว่าโอเค แต่การใช้ชิ้นส่วน 4.7 µF สองตัวขนานกันมักดีกว่าหนึ่งตัว 10 µF เพราะ ESR และ ESL ลดลงครึ่งหนึ่ง และความจุที่มีผลภายใต้ไบแอสสูงกว่า
วางตัวเก็บประจุตัวเล็กก่อน โดยให้ใกล้ FET มากที่สุด; ตัวเก็บประจุบัลก์สามารถอยู่ห่างออกไปไม่กี่มิลลิเมตร ลำดับสำคัญกว่าค่ารวม
| ส่วนประกอบ | สิ่งที่ต้องตรวจสอบ | ข้อผิดพลาดที่พบบ่อย |
|---|---|---|
| Input capacitor | Ripple current, DC bias derating | 10 µF nominal, 5 µF in circuit |
| Inductor | DCR, saturation current, core loss | Sized for average current only |
| FETs | RDS(on) at VGS, Qg, thermal pad | RDS(on) from the front page only |
| Output capacitor | Ripple current, ESR, stability range | Too little ESR for the control loop |
3. โหนดสวิตช์: ทำให้มีขนาดเล็กและเงียบ
โหนดสวิตช์คือทองแดงระหว่าง FET กับตัวเหนี่ยวนำ มันสวิงระหว่างกราวด์กับ Vin ที่ความถี่สวิตชิ่ง ดังนั้นจึงเป็นทั้งแหล่งกำเนิดเสียงรบกวนและตัวแผ่รังสี เก็บทองแดงให้มีขนาดใหญ่พอดีกับกระแส และเก็บทุกสิ่งที่มีความไวให้ห่างจากมัน
ค่าความจุของโหนดคือผลรวมของค่าความจุเอาต์พุตของ FET ค่าความจุปรสิตของตัวเหนี่ยวนำ และทองแดงเอง ทุก ๆ mm² ที่เพิ่มขึ้นจะเพิ่มค่าความจุ และค่าความจุนั้นถูกชาร์จและคายประจุที่ Vin ในทุก ๆ รอบ — ความสูญเสียที่ไม่ปรากฏในสมการการนำไฟฟ้า
- ห้ามมีแทรซฟีดแบ็ก แทรซอีเนเบิล และแทรซกระแสเซนส์ใกล้โหนด
- ไม่ควรมีจุดทดสอบบนโหนดเว้นแต่จำเป็น แพดขนาด 2 mm ถือเป็นเสาอากาศ
- หากริงกิงเกินพิกัดของ FET ให้เพิ่ม RC snubber คร่อม FET ด้านต่ำ หรือทำให้การเปิด FET ด้านสูงช้าลงด้วยตัวต้านทานเกต
4. กราวด์: หนึ่งระนาบ หนึ่งเส้นทางกลับ
ใช้ระนาบกราวด์ทึบใต้คอนเวอร์เตอร์ กราวด์กำลังและกราวด์แอนะล็อกเชื่อมต่อกันที่จุดเดียว — โดยปกติคือแพดกราวด์ของ IC — และตัวแบ่งฟีดแบ็กอ้างอิงกับจุดนั้น ไม่ใช่อ้างอิงกับเส้นทางกลับของสวิตชิ่ง
กราวด์แบบแยกส่วนที่มีสะพานเชื่อมยาวๆ แย่กว่ากราวด์เพลนเดียว: กระแสส่งกลับจะวิ่งไปตามสะพาน และสะพานนั้นเป็นตัวเหนี่ยวนำ หากบอร์ดมีส่วนแอนะล็อกและดิจิทัล ให้แบ่งพาร์ติชันด้วยการจัดวางตำแหน่ง ไม่ใช่ด้วยการตัดกราวด์เพลน
หากคอนโทรลเลอร์มีพิน AGND และ PGND แยกกัน ให้เชื่อมต่อทั้งสองที่จุดเดียวใต้ IC และอ้างอิงตัวแบ่งแรงดันป้อนกลับกับ AGND อย่าพึ่งพาเส้นทางส่งกลับสองเส้นทาง — กระแสสวิตชิ่งจะไหลในทั้งสองเส้นทาง และเส้นทางที่เงียบกว่าจะไม่เงียบอีกต่อไป
5. ความร้อน: เริ่มจากงบการสูญเสียก่อน
| รายการ | ค่าตัวอย่าง | ความคิดเห็น |
|---|---|---|
| HS conduction | 34 mW | I²R × D |
| LS conduction | 46 mW | I²R × (1−D) |
| Switching | 250 mW | Dominates at 500 kHz |
| Inductor DCR | 120 mW | Often ignored in first estimates |
| Gate drive | 70 mW | Qg × Vg × f |
| Core loss | 80 mW | From the inductor datasheet |
กำลังรวม 0.6 W ใน DFN 3×3 ที่มี θJA 45 °C/W ทำให้อุณหภูมิเพิ่มขึ้น 27 K — ถือว่าสบาย กำลัง 0.6 W เดียวกันในแพ็กเกจที่มี 100 °C/W ทำให้เพิ่มขึ้น 60 K และในกล่องปิดผนึกที่ 60 °C จะอยู่ที่ขีดจำกัด ความร้อนต้องระบายออกผ่านแพด วีแอส และทองแดง ดังนั้นเลย์เอาต์จึงเป็นการออกแบบทางความร้อน
เป้าหมายประสิทธิภาพทั่วไปสำหรับการออกแบบ 12 V เป็น 5 V, 2 A ที่ 500 kHz คือ 92–95 % หากค่าที่วัดได้คือ 88 % ผู้ต้องสงสัยอันดับแรกคือการสูญเสียจากการสวิตช์ (ไดรฟ์เกตช้าเกินไป) DCR ของตัวเหนี่ยวนำ (เคสเล็กที่เลือกมาเพื่อขนาด) และตัวเก็บประจุอินพุต (ชิ้นส่วนค่าต่ำที่ทำให้เรลตก)
5b. เส้นทางความร้อนตามลำดับ
| เส้นทาง | การปรับปรุงโดยทั่วไป | ต้นทุน |
|---|---|---|
| Vias under the pad | Largest single gain | Free |
| Copper on the back layer | Spreads heat, lowers θJA | Board area |
| Gap pad / thermal interface | Helps if a heatsink is used | Assembly step |
| Airflow | Large, but not free | Fan, acoustics, dust |
ทำขั้นตอนที่ไม่มีค่าใช้จ่ายก่อน เลย์เอาต์บัคที่ทำงานร้อนส่วนใหญ่ขาด via หรือทองแดง ไม่ใช่ฮีตซิงก์
6. ฟีดแบ็กและการควบคุม
เดินสายตัวแบ่งฟีดแบ็กจากขั้วบวกของตัวเก็บประจุเอาต์พุต ไม่ใช่จากตัวเหนี่ยวนำ เส้นทางควรสั้น ห่างจากโหนดสวิตช์และตัวเหนี่ยวนำ และอ้างอิงกับกราวด์แอนะล็อกที่ IC
สำหรับคอนเวอร์เตอร์ที่มีเครือข่ายชดเชยภายนอก ให้วางไว้ข้าง IC และทำให้โหนดที่มีความไวมีขนาดเล็ก เส้นทางที่ยาวบนพินชดเชยจะรับสัญญาณรบกวนจากโหนดสวิตช์และเปลี่ยนลูปที่เสถียรให้สั่นไหว
7. การวัดผลลัพธ์
- โหนดสวิตช์ด้วยกราวด์เส้นสั้นและโพรบความจุต่ำ: ตรวจสอบ overshoot และ ringing ที่โหลดกรณีแย่ที่สุด
- ริปเปิลอินพุตคร่อมตัวเก็บประจุ: บอกว่าลูปและตัวเก็บประจุทำงานของมันได้ถูกต้องหรือไม่
- ประสิทธิภาพที่โหลด 25 %, 50 %, 100 %: เป็นเส้นโค้ง ไม่ใช่จุดเดียว
- ความร้อนที่โหลดเต็มเป็นเวลา 30 นาทีภายในเปลือกหุ้ม; วัดตัวเหนี่ยวนำและ FET ไม่ใช่แค่ IC
- การเปลี่ยนโหลดแบบขั้นบันได: ตรวจสอบการฟื้นตัวและ overshoot ด้วยตัวเก็บประจุเอาต์พุตจริง
ใช้สโคปวัดโหนดสวิตช์ด้วยสายกราวด์ที่สั้นมาก สายคลิปยาว 10 cm เพิ่มความเหนี่ยวนำมากพอที่จะทำให้เกิด ringing ที่ไม่มีอยู่จริง แล้วการแก้ไขก็กลายเป็นการไล่ตาม artifact ของการวัด
| ตรวจสอบ | ผ่าน | หากไม่ผ่าน |
|---|---|---|
| Hot loop area | A few mm², no vias in the loop | Re-place the input capacitor |
| Switch-node overshoot | Below FET VDS rating with margin | Snubber or slower turn-on |
| Thermal pad vias | 4–9 vias, copper on the other side | Add vias before adding a heatsink |
| Feedback path | From the output cap, away from SW | Re-route; expect jitter and poor regulation |
| Inductor temperature | Within its rating at full load | Choose lower DCR or a larger case |
นี่เป็นการปิดคลัสเตอร์ระบายความร้อน:คู่มือ AMS1117ครอบคลุมการกระจายกำลังไฟฟ้าแบบเชิงเส้น,คู่มือ LM317ครอบคลุมการกำหนดขนาดฮีตซิงก์, และคู่มือ TP4056ครอบคลุมเครื่องชาร์จแบบลิเนียร์ บัคคือกรณีที่การสูญเสียเล็กพอที่เลย์เอาต์ ไม่ใช่แพ็กเกจ จะเป็นตัวกำหนดอุณหภูมิ
8. คำถามที่พบบ่อย
ใช้บอร์ดสองชั้นสำหรับบัคคอนเวอร์เตอร์ได้ไหม
ได้ที่กระแสต่ำและความถี่ต่ำ แต่ลูปฮอตต้องอยู่บนชั้นเดียวโดยมีเส้นทางกลับโดยตรง บอร์ดสี่ชั้นที่มีระนาบกราวด์ทึบจะผ่อนปรนกว่ามาก
ตัวเหนี่ยวนำที่ใหญ่กว่าดีกว่าเสมอหรือไม่
ไม่ อินดัคแตนซ์ที่ใหญ่ขึ้นลดริปเปิลแต่เพิ่ม DCR และขนาด และการสูญเสียในแกนเปลี่ยนไปตามวัสดุ ปรับให้เหมาะสมกับความถี่สวิตชิ่งที่คุณใช้จริง
ต้องใช้ snubber หรือไม่
เฉพาะเมื่อริงกิงเกินพิกัดของ FET หรือแผ่รังสีออกมา วัดก่อน; snubber แลกมาด้วยประสิทธิภาพและพื้นที่บอร์ด
ทำไมตัวเก็บประจุอินพุตจึงร้อนกว่าที่คาด
เพราะมันรับกระแสริปเปิล ไม่ใช่กระแส DC ตรวจสอบพิกัด RMS และดีเรตติ้งจาก DC-bias ไม่ใช่แค่ความจุ
ควรวาง thermal via ไว้ที่ใด
ใต้ thermal pad ของ FET หรือ IC เชื่อมต่อกับพื้นที่ทองแดงที่อีกด้านหนึ่ง การใช้ via ขนาด 0.3 mm จำนวนสี่ถึงเก้าเป็นจุดเริ่มต้นทั่วไป
เลย์เอาต์ส่งผลต่อประสิทธิภาพหรือเฉพาะอุณหภูมิเท่านั้นหรือ
ฉันจะรู้ได้อย่างไรว่าลูปเล็กพอแล้ว
ดูที่เลย์เอาต์: ตัวเก็บประจุอินพุตควรอยู่ติดกับ FET คู่ หากมี via หรือมี trace ยาวเกินสองสามมิลลิเมตรระหว่างกัน แสดงว่าลูปมีขนาดใหญ่กว่าที่จำเป็น
ทำไมคอนเวอร์เตอร์ของฉันจึงร้อนที่โหลดเบา
ที่โหลดเบา ความสูญเสียจากการสวิตช์และเกตจะเด่นชัด และไม่ลดลงตามกระแส หากการออกแบบถูกปรับให้เหมาะกับโหลดเต็ม ประสิทธิภาพที่โหลดเบาจะลดลง คอนโทรลเลอร์บางรุ่นมีโหมด pulse-skipping เพื่อจัดการกับปัญหานี้
ตัวเหนี่ยวนำควรเป็นแบบมีชีลด์หรือไม่
ชิ้นส่วนแบบมีชีลด์ช่วยลดสนามที่เชื่อมโยงเข้าสู่แทรซป้อนกลับและแทรซสัญญาณ สำหรับคอนเวอร์เตอร์ที่อยู่ใกล้วงจรแอนะล็อก ค่าใช้จ่ายที่เพิ่มขึ้นเล็กน้อยมักคุ้มค่า
ส่วนใหญ่คืออุณหภูมิและสัญญาณรบกวน แต่ความเหนี่ยวนำของลูปก็เพิ่มการสูญเสียจากการสวิตช์เช่นกัน เลย์เอาต์ที่ไม่ดีอาจทำให้ประสิทธิภาพลดลงสองสามเปอร์เซ็นต์ที่ความถี่สูง
9. แหล่งที่มา
- Texas Instruments,AN-1149: แนวทางการจัดวางเลย์เอาต์สำหรับแหล่งจ่ายไฟแบบสวิตชิ่ง— การเดินสาย hot loop, กราวด์ และฟีดแบ็ก
- Texas Instruments,แนวทางการออกแบบเลย์เอาต์ความเร็วสูง(SLLA414) — เส้นทางคืนกระแสและแนวปฏิบัติเกี่ยวกับ via
- เอกสารข้อมูลบั๊กคอนเวอร์เตอร์จากผู้ผลิต — ขนาด thermal pad, θJA และรูปแบบแลนด์ที่แนะนำ
กำลังตรวจทานเลย์เอาต์บั๊กอยู่หรือไม่
ส่งแรงดันอินพุต/เอาต์พุต กระแสโหลด และความถี่สวิตชิ่งมา เราจะประเมินงบการสูญเสียและตรวจสอบ hot loop ก่อนผลิต
