Buck-Konverter-Layout: Hot Loop, Schaltknoten und Kupfer

Die Effizienz eines Schaltreglers wird durch den Schaltplan bestimmt; seine Temperatur wird durch das Layout bestimmt. Die Hot Loop bestimmt das Ringing, und das Kupfer entscheidet, ob die Wärme irgendwohin abgeführt werden kann.

1. Der Hot Loop ist das Layout

Der High-Side-FET schaltet ein, und der Strom fließt vom Eingangskondensator durch den FET und über die Masseverbindung zurück. Diese Schleife führt einen gepulsten Strom mit Nanosekunden-Flanken; jeder Millimeter davon ist Induktivität, und die Energie in dieser Induktivität schwingt, wenn der FET schaltet.

Praktische Regel: Platzieren Sie den Eingangskondensator innerhalb weniger Millimeter des FET-Paars, legen Sie die Masse-Rückleitung wenn möglich direkt unter der Schleife auf derselben Lage, und führen Sie die Schleife niemals über ein Via, wenn ein Oberflächenpfad existiert.

Die Schleife zu finden ist einfach: Legen Sie einen Finger auf den Schaltplan und verfolgen Sie den Pfad, den der Strom nimmt, wenn der High-Side-FET eingeschaltet ist. Er verläuft vom positiven Anschluss des Kondensators durch den FET, durch die Spule und zurück über den Low-Side-FET und die Massefläche zum negativen Anschluss des Kondensators. Dieser geschlossene Pfad ist die Schleife; jeder Teil davon zählt, einschließlich der Rückleitung.

Was eine große Schleife tatsächlich bewirkt: Die parasitäre Induktivität widersetzt sich dem Stromsprung, der Schaltknoten überschwingt, und die Energie endet als Schwingung, die in die Massefläche und die Rückkopplungsleiterbahn einkoppelt. Der Wandler regelt weiterhin, weshalb das Problem bis zur EMC-Prüfung oder einem Feldausfall verborgen bleibt.

Die Schleifenfläche ist das, was auf den Rest der Platine einkoppelt. Ein paar mm² sind ein kompaktes Layout; mehrere zehn mm² sind eine Schleife, die den Schaltknoten aufnimmt und abstrahlt.

2. Der Eingangskondensator: Wert ist nicht ausreichend

Irms = Iout x sqrt(D x (1 - D))

12 V -> 5 V, D = 0.42, Iout = 2 A:
Irms = 2 x sqrt(0.42 x 0.58) = 2 x 0.494 = 0.99 A

Dieser Strom fließt im ESR des Kondensators, und deshalb kann ein 10-µF-Keramikkondensator warm werden, obwohl der DC-Strom durch ihn null ist. Wählen Sie den Kondensator nach Rippelstrom aus, nicht nur nach Kapazität, und prüfen Sie das DC-Bias-Derating: Ein 10-µF-X5R bei 12 V kann in der Schaltung 5 µF haben.

Berechnetes Beispiel: 12 V auf 5 V bei 2 A, D = 0.42, 500 kHz. Ein 10-µF-X7R-25-V-Bauteil könnte bei 12 V Bias 6 µF haben; bei 0.99 A RMS ist der Rippel in Ordnung, aber zwei 4.7-µF-Bauteile parallel übertreffen oft ein einzelnes 10-µF-Bauteil, weil sich ESR und ESL halbieren und die effektive Kapazität unter Bias höher ist.

Platzieren Sie den kleinen Kondensator zuerst, am nächsten zu den FETs; der Bulk-Kondensator kann einige Millimeter entfernt sein. Die Reihenfolge ist wichtiger als der Gesamtwert.

3. Der Schaltknoten: klein und störungsarm halten

Der Schaltknoten ist die Kupferfläche zwischen den FETs und der Induktivität. Er schwingt mit der Schaltfrequenz zwischen Masse und Vin und ist damit sowohl Störquelle als auch Abstrahler. Die Kupferfläche nur gerade groß genug für den Strom bemessen und alles Empfindliche davon fernhalten.

Die Kapazität des Knotens ist die Summe aus der Ausgangskapazität des FET, der parasitären Kapazität der Induktivität und dem Kupfer selbst. Jedes zusätzliche mm² erhöht die Kapazität, und diese Kapazität wird in jedem Zyklus bei Vin geladen und entladen – ein Verlust, der nicht in der Leitungsgleichung erscheint.

• Keine Feedback-Leiterbahn, keine Enable-Leiterbahn, keine Strommess-Leiterbahn in der Nähe des Knotens.
• Keine Testpunkte auf dem Knoten, außer wenn erforderlich; ein 2-mm-Pad ist eine Antenne.
• Wenn das Ringing die FET-Bewertung überschreitet, fügen Sie einen RC-Snubber parallel zum Low-Side-FET hinzu oder verlangsamen Sie das Einschalten des High-Side-FET mit einem Gate-Widerstand.

4. Masse: eine Ebene, eine Rückleitung

Verwenden Sie eine durchgehende Massefläche unter dem Wandler. Die Leistungsmasse und die Analogmasse treffen sich an einem Punkt – üblicherweise am Massepad des IC –, und der Feedback-Teiler wird auf diesen Punkt bezogen, nicht auf die Schalt-Rückleitung.

Eine geteilte Masse mit einer langen Brücke ist schlechter als eine durchgehende Ebene: Der Rückstrom findet die Brücke, und die Brücke ist eine Induktivität. Wenn die Platine analoge und digitale Bereiche hat, trennen Sie durch die Platzierung, nicht durch Auftrennen der Ebene.

Wenn der Controller separate AGND- und PGND-Pins hat, verbinden Sie diese an einem Punkt unter dem IC und halten Sie den Rückkopplungsteiler auf AGND bezogen. Verlassen Sie sich nicht auf zwei Rückwege — der Schaltstrom findet beide, und der ruhigere ist dann nicht mehr ruhig.

5. Thermik: das Verlustbudget zuerst

Insgesamt 0.6 W in einem DFN 3×3 mit θJA von 45 °C/W ergeben einen Anstieg um 27 K — unkritisch. Dieselben 0.6 W in einem Gehäuse mit 100 °C/W ergeben einen Anstieg um 60 K, und in einem dicht verschlossenen Gehäuse bei 60 °C liegt man am Limit. Die Wärme muss über das Pad, die Vias und das Kupfer abgeführt werden, daher ist das Layout die thermische Auslegung.

Ein typisches Effizienzziel für ein 12-V-auf-5-V-Design mit 2 A bei 500 kHz ist 92–95 %. Wenn der gemessene Wert 88 % beträgt, sind die ersten Verdächtigen Schaltverluste (zu langsame Gate-Ansteuerung), die DCR der Induktivität (ein kleines Gehäuse, das aus Platzgründen gewählt wurde) und der Eingangskondensator (ein Bauteil mit niedrigem Wert, das die Versorgungsschiene einbrechen lässt).

5b. Thermischer Pfad, in Reihenfolge

Führen Sie zuerst die kostenlosen Schritte aus. Bei den meisten Buck-Layouts, die heiß laufen, fehlen Vias oder Kupfer, nicht ein Kühlkörper.

6. Rückkopplung und Regelung

Führen Sie den Rückkopplungsteiler vom positiven Anschluss des Ausgangskondensators, nicht vom Induktor. Die Leiterbahn sollte kurz sein, vom Schaltknoten und vom Induktor entfernt verlaufen und auf Analogmasse am IC bezogen sein.

Bei einem Wandler mit externem Kompensationsnetzwerk platzieren Sie dieses neben dem IC und halten Sie den empfindlichen Knoten klein. Eine lange Leiterbahn am Kompensationspin fängt den Schaltknoten ein und verwandelt eine stabile Schleife in eine jitterige.

7. Messung des Ergebnisses

1. Schaltknotenmit einer kurzen Masseverbindung und einem kapazitätsarmen Tastkopf: Überschwingen und Ringing bei Worst-Case-Last prüfen.

Den Schaltknoten mit einer sehr kurzen Masseleitung mit dem Oszilloskop messen. Eine 10-cm-Krokodilklemmenleitung bringt genug Induktivität ein, um ein Ringing entstehen zu lassen, das gar nicht vorhanden ist, und dann jagt die Fehlersuche einem Messartefakt hinterher.

2. Eingangswelligkeitüber dem Kondensator: Das zeigt, ob die Schleife und der Kondensator ihre Aufgabe erfüllen.
3. Wirkungsgradbei 25 %, 50 %, 100 % Last: eine Kurve, kein einzelner Punkt.
4. Thermischbei Volllast 30 Minuten lang im Gehäuse; messen Sie die Spule und den FET, nicht nur den IC.
5. Lastsprung: prüfen Sie Erholung und Überschwingen mit dem realen Ausgangskondensator.

Damit schließt sich der Thermal-Cluster: derAMS1117-Leitfadenbehandelt die lineare Verlustleistung, derLM317-Leitfadenbehandelt die Kühlkörperauslegung, und derTP4056-Leitfadenbeschreibt einen Linearlader. Der Buck ist der Fall, bei dem die Verluste klein genug sind, dass das Layout und nicht das Gehäuse die Temperatur bestimmt.

8. FAQ

Kann ich für einen Buck-Konverter eine zweilagige Leiterplatte verwenden?

Ja, bei niedrigem Strom und niedriger Frequenz, aber die Hot-Loop muss auf einer Lage mit einer direkten Rückführung liegen. Eine vierlagige Leiterplatte mit durchgehender Massefläche ist deutlich fehlertoleranter.

Ist eine größere Induktivität immer besser?

Nein. Eine größere Induktivität verringert die Welligkeit, erhöht aber DCR und Baugröße, und der Kernverlust ändert sich mit dem Material. Optimieren Sie für die Schaltfrequenz, die Sie tatsächlich verwenden.

Brauche ich einen Snubber?

Nur wenn das Ringing die FET-Nennwerte überschreitet oder abstrahlt. Erst messen; ein Snubber kostet Effizienz und Platinenfläche.

Warum ist der Eingangskondensator heißer als erwartet?

Weil er den Ripple-Strom führt, nicht den DC-Strom. Prüfen Sie den RMS-Nennwert und die DC-Bias-Derating, nicht nur die Kapazität.

Wo sollten die Thermal-Vias platziert werden?

Unter dem Thermal Pad des FET oder IC, verbunden mit einer Kupferfläche auf der anderen Seite. Vier bis neun Vias mit 0.3 mm sind ein typischer Ausgangspunkt.

Beeinflusst das Layout die Effizienz oder nur die Temperatur?

Woran erkenne ich, dass die Schleife klein genug ist?

Betrachten Sie das Layout: Der Eingangskondensator sollte das FET-Paar berühren. Wenn dazwischen ein Via oder mehr als ein paar Millimeter Leiterbahn liegen, ist die Schleife größer als nötig.

Warum wird mein Wandler bei leichter Last heiß?

Bei leichter Last dominieren die Schalt- und Gate-Verluste, und sie sinken nicht mit dem Strom. Wenn das Design für Volllast optimiert ist, leidet die Effizienz bei leichter Last; einige Controller bieten einen Pulse-Skipping-Modus, um dem entgegenzuwirken.

Sollte die Induktivität abgeschirmt sein?

Abgeschirmte Bauteile reduzieren das Feld, das in Rückkopplungs- und Signalleitungen einkoppelt. Bei einem Wandler in der Nähe von Analogschaltungen sind die geringen Mehrkosten meist gerechtfertigt.

Hauptsächlich Temperatur und Rauschen, aber die Schleifeninduktivität erhöht auch die Schaltverluste. Ein schlechtes Layout kann bei hoher Frequenz einige Prozent Effizienz kosten.

9. Quellen

• Texas Instruments,AN-1149: Layout-Richtlinien für Schaltnetzteile— Hot-Loop-, Masse- und Rückkopplungs-Routing.
• Texas Instruments,High-Speed-Layout-Richtlinien(SLLA414) — Rückstrompfad und Via-Praxis.
• Hersteller-Datenblätter für Abwärtswandler — Abmessungen der thermischen Anschlussfläche, θJA und empfohlene Landmuster.