1. Ce que le rapport dit réellement

Le 30 septembre, l’Economic Daily de Taïwan a rapporté, citant des sources de l’industrie des équipements pour semi-conducteurs, que TSMC a l’intention d’établir une base de fabrication au-delà de son campus de Phoenix, en Arizona, et d’y construire six usines de fabrication de wafers avancées supplémentaires. Le rapport situait l’investissement potentiel au-dessus des 265 milliards de dollars déjà associés à TSMC Arizona, et désignait Dallas et la région élargie du Nord du Texas comme le site le plus probable.

Le sourcing compte autant que l’affirmation. Les fournisseurs d’équipements figurent parmi les premiers à voir un projet de fab, car les délais de livraison des outils imposent des réservations anticipées de capacité. Ils sont aussi parmi les derniers à voir une décision finale du conseil d’administration. Un rapport fondé sur leur visibilité est un signal d’intention et de préparation du site, pas un engagement signé.

TSMC n’a pas confirmé le projet. Des responsables gouvernementaux cités par les médias taïwanais ont déclaré que le Texas dispose d’une base industrielle dans les semi-conducteurs et pourrait être l’un des sites à l’étude, mais que tout investissement doit être décidé par le conseil d’administration de TSMC et annoncé par l’entreprise. Les mêmes responsables ont réitéré que la R&D reste basée à Taïwan et que le développement des procédés les plus avancés y restera.

Cette combinaison — un signal de la chaîne d’approvisionnement, un non-démenti officiel et une réaffirmation que la R&D reste à Taïwan — est le schéma qui a précédé chaque annonce d’expansion précédente de TSMC. Il convient de la traiter comme un indicateur avancé plutôt que comme un fait.

2. L’échelle de l’Arizona : $65B, puis $165B, puis $265B

Pour comprendre l’ampleur d’un second site de six fabs, il est utile de regarder comment le premier a grandi.

Entre 2020 et 2024, TSMC a commencé la construction de trois fabs en Arizona pour un investissement combiné d’environ 65 milliards de dollars. La première, une installation de 4 nm, est entrée en production de masse en 2024. La deuxième, une fab de 3 nm, doit entrer en production de masse au second semestre 2027 — un an plus tôt que le plan initial de 2028. La troisième a démarré les travaux en avril 2025, devrait démarrer sa production en 2028 sur N2 et A16, et devrait atteindre une production en volume vers 2030.

En mars 2025, le président et CEO C.C. Wei a annoncé $100 billion supplémentaires : trois usines de plus, d'environ 20 000 à 25 000 wafers par mois chacune, deux installations de packaging avancé — AP1 pour SoIC et AP2 pour CoPoS — et un grand centre de R&D. Cela a porté l'engagement américain à $165 billion.

En juillet 2026, lors de la conférence de résultats du deuxième trimestre, TSMC a ajouté $100 billion supplémentaires pour l'Arizona, portant le total à $265 billion, soit environ RMB 1.8 trillion. Cet argent est destiné à quatre usines supplémentaires ou plus, ainsi qu'à des lignes de packaging avancé, faisant évoluer le pôle américain vers dix usines et deux installations de packaging, axé sur 2nm et en dessous.

Le schéma est une échelle, pas une décision unique. Chaque échelon était justifié par la demande des clients, et chaque échelon rendait le suivant plus facile à justifier, car un pôle plus grand répartit les coûts fixes de construction, des services publics et du développement de la main-d'œuvre. Un second site au Texas serait la première fois que l'échelle quitte l'Arizona — et la première fois que TSMC doit dupliquer un pôle plutôt que d'en étendre un.

3. Pourquoi un second site plutôt que davantage d'installations à Phoenix

La question spontanée est de savoir pourquoi TSMC construirait ailleurs alors qu'elle dispose déjà d'un campus avec dix usines prévues. La réponse est que les usines ne sont pas la seule chose qu'un site consomme.

Une fab de pointe est un client industriel d’une échelle extraordinaire. Elle a besoin de grands volumes d’eau ultrapure, d’une alimentation électrique haute tension redondante, de gaz spéciaux et d’une main-d’œuvre qu’il est possible de recruter, de former et de fidéliser sur un marché du travail tendu. Concentrer de plus en plus de capacité sur un seul site produit des déséconomies d’échelle : plus vous ajoutez de fabs, plus l’infrastructure partagée est mise à rude épreuve.

Répartir la capacité est une décision de gestion des risques autant qu’une décision de coût. Un second pôle réduit l’exposition à un seul bassin hydrographique, à une seule interconnexion au réseau, à un seul vivier de main-d’œuvre local et à un seul ensemble de goulets d’étranglement en matière de permis. Il donne aussi à TSMC une seconde circonscription politique à Washington, ce qui compte lorsque les conditions de subvention sont renégociées.

Il existe aussi un argument lié à la chaîne d’approvisionnement. L’écosystème de l’Arizona est encore en maturation. Le nord du Texas dispose déjà d’une base plus dense d’entreprises de fabrication de semi-conducteurs, d’équipements, de matériaux et de photonique. Implanter un pôle là où les fournisseurs sont déjà présents raccourcit les cycles de qualification et réduit le nombre de fournisseurs qui doivent ouvrir un nouveau site pour servir un seul client.

L’arithmétique de l’eau et de l’électricité

Une fab de pointe consomme de l’eau à une échelle qui surprend les personnes extérieures au secteur. L’eau ultrapure sert à nettoyer les wafers entre les étapes du procédé, et le système de traitement qui la produit constitue lui-même un poste d’investissement important. Le site de TSMC en Arizona a été conçu avec des taux de recyclage élevés, mais le recyclage réduit la consommation plutôt qu’il ne l’élimine, et la demande résiduelle se mesure encore en millions de gallons par jour une fois que plusieurs fabs sont en fonctionnement.

L’électricité est la seconde contrainte. Un pôle de dix fabs appelle une charge comparable à celle d’une ville de taille moyenne, et il a besoin de redondance : une seule interruption peut mettre au rebut des wafers valant des millions de dollars. Les files d’attente d’interconnexion aux États-Unis sont devenues un goulet d’étranglement à part entière, les grands clients industriels attendant des années pour des mises à niveau du réseau. Implanter un second pôle dans une région de réseau différente est, en partie, un moyen d’éviter de concurrencer sa propre charge à Phoenix.

Le Texas dispose de vastes terres et d’une importante base industrielle et électrique, mais il a aussi un historique de sécheresse et un réseau électrique mis à l’épreuve par des conditions météorologiques extrêmes. Le processus de sélection du site ressemblera donc moins à une décision immobilière qu’à une négociation d’infrastructures : droits sur l’eau, capacité de traitement, calendrier des postes de transformation et contrats d’approvisionnement à long terme. Ces négociations prennent plus de temps que les options foncières, ce qui explique en partie pourquoi un projet évoqué dans la presse peut précéder une annonce de plusieurs années.

4. Pourquoi Dallas et le Nord du Texas

Les analystes de Wells Fargo ont décrit le corridor Dallas–Fort Worth — souvent appelé Silicon Prairie — comme un emplacement raisonnable pour un second campus. La région accueille déjà des activités de fabrication de Texas Instruments, Samsung, Coherent et Terafab, et TSMC exploite un centre de services de conception à Austin.

Le cluster ne se limite pas aux usines de semi-conducteurs. Le Nord du Texas a développé, sur deux décennies, la fabrication de wafers, les équipements, les matériaux, les communications optiques et la fabrication électronique. Cela compte pour les aspects moins glamours d’un projet : les entreprises qui calibrent les outils, fournissent des pièces de rechange, traitent les déchets chimiques et forment les techniciens.

Le foncier, l’électricité et les talents sont les trois variables que les analystes citent le plus souvent. Le Texas dispose de vastes terres et d’un réseau électrique qui, quels que soient les débats sur sa fiabilité, peut soutenir de lourdes charges industrielles. Il compte des écoles d’ingénieurs et une main-d’œuvre croissante dans les semi-conducteurs. Et il a un gouvernement d’État qui a fait de la fabrication avancée une priorité.

L’argument contraire, c’est l’eau. Les usines avancées recyclent intensivement, mais elles ont toujours besoin d’un approvisionnement fiable, et le Texas a connu de sévères cycles de sécheresse. Toute décision d’implantation devra répondre à des questions auxquelles Phoenix a déjà répondu — ce qui explique peut-être pourquoi le projet est décrit comme en cours d’évaluation plutôt que décidé.

5. Le volet politique que personne n’inclut dans le communiqué de presse

La courbe d’expansion n’est pas purement commerciale, et la couverture médiatique le dit explicitement.

Le secrétaire au Commerce des États-Unis, Howard Lutnick, a déclaré que Washington avait fait pression sur TSMC pour qu’elle augmente ses investissements, en invoquant les dispositions relatives à la diversité, à l’équité et à l’inclusion, et a utilisé la menace de droits de douane de 100 % pour pousser l’entreprise vers son engagement initial aux États-Unis. Des articles ont également décrit une offre visant à réduire les droits de douane sur les produits taïwanais de 20 % à 15 %, en échange d’un engagement à construire au moins cinq usines de semi-conducteurs supplémentaires aux États-Unis. Les médias taïwanais ont qualifié cet arrangement en termes crus.

Des analystes ont également cité les menaces de droits de douane pouvant atteindre 200 % sur les fabricants de puces qui ne construisent pas aux États-Unis comme un facteur à l’origine du projet de second campus. Étant donné que les futures fabs utiliseront des procédés plus avancés, l’investissement devrait dépasser celui du premier campus.

Pour les acheteurs, le volet politique compte parce qu’il modifie l’économie de l’implantation des capacités. Une fab construite pour répondre à une menace de droits de douane a une stratégie d’utilisation différente de celle d’une fab construite pour honorer un contrat client. Elle peut fonctionner avec un taux de charge initial plus faible, mettre plus de temps à atteindre ses objectifs de coûts et être tarifée pour récupérer une base capitalistique plus élevée — autant d’éléments qui finissent par se répercuter dans le prix des wafers.

6. Le problème des coûts : de 2x à 5x

TSMC a été d'une franchise inhabituelle au sujet de l'écart de coûts. Construire aux États-Unis coûte environ deux à cinq fois plus cher que construire à Taïwan. La dépréciation par wafer est environ quatre fois plus élevée. Les coûts de main-d'œuvre sont plus que doublés.

Ces chiffres se cumulent. Une usine avec une dépréciation quatre fois plus élevée et une main-d'œuvre deux fois plus chère doit soit facturer plus cher par wafer, soit fonctionner à une utilisation plus élevée, soit accepter des marges plus faibles. Pour les nœuds de pointe, où le pouvoir de fixation des prix de TSMC est le plus fort, l'écart peut être absorbé. Pour les nœuds matures, il ne peut pas l'être.

La main-d'œuvre constitue la seconde moitié du problème de coûts. Le site de l'Arizona compte environ 2,200 employés, dont environ la moitié a été affectée depuis Taïwan. Ce ratio mesure la quantité de connaissances tacites encore en cours de transfert, et cela coûte cher : les ingénieurs relocalisés coûtent plus cher, et ils sont aussi nécessaires à Taïwan.

Le recrutement local est un projet à long terme. Les exigences en matière de DEI que Washington a citées ajoutent une couche de tension supplémentaire, car elles façonnent les critères d'embauche au moment même où l'entreprise cherche à reproduire une culture d'ingénierie spécifique. Aucun des deux camps de ce débat n'est résolu, et cela influencera la rapidité avec laquelle un second cluster pourra être doté en personnel.

7. Ce que six usines produiraient réellement

Si le rapport est exact, le calcul de capacité est simple. À raison de 20,000 à 25,000 wafers par mois et par usine — la fourchette utilisée par TSMC pour ses ajouts de mars 2025 — six usines ajouteraient 120,000 à 150,000 wafers par mois de capacité avancée.

C'est un chiffre élevé pris isolément et modéré en contexte. La capacité totale de TSMC en 2 nm devrait atteindre environ 120 000 wafers par mois d'ici à la fin de 2026, selon des informations rapportées, contre des estimations antérieures de 90 000 à 100 000. Un campus de six fabs doublerait à peu près ce chiffre une fois pleinement monté en puissance, mais la montée en puissance prend des années : la construction, l'installation des équipements, la qualification des procédés et la qualification des clients prennent chacune du temps.

Deux détails de ce tableau comptent plus que les totaux. Premièrement, le plan de l’Arizona inclut déjà le packaging — AP1 et AP2 — ce qui signifie que le cluster américain est conçu comme un flux autonome plutôt que comme une source de wafers alimentant le packaging asiatique. Deuxièmement, le plan du Texas, selon les informations rapportées, ne concerne que les wafers. Si cela se confirme, le nord du Texas dépendrait de l’Arizona ou de Taïwan pour le packaging avancé, du moins au départ.

Délais de livraison des outils et courbe de montée en cadence

L'une des raisons pour lesquelles les annonces et la production sont séparées par tant d'années est que l'équipement lui-même est rare. Les outils de lithographie ultraviolet extrême sont fabriqués sur commande, et le délai entre la commande et l'installation s'est historiquement mesuré en trimestres, et non en semaines. Une nouvelle fab doit réserver les outils bien avant la fin de la construction du bâtiment, ce qui explique pourquoi les fournisseurs d'équipements sont souvent au courant d'un projet avant le public.

La montée en cadence est également séquentielle plutôt que parallèle. Une fab passe de la construction à l'installation des outils, puis à la qualification des procédés sur des wafers de test, ensuite à la qualification client, et seulement ensuite à la production en volume. Chaque étape a sa propre courbe d'apprentissage du rendement. Même une fab qui commence sa construction en 2028 n'apporterait pas de volume significatif avant 2030, et sa première année serait consacrée à des campagnes de qualification plutôt qu'à une production commercialisable.

Ce calendrier explique pourquoi le plan texan rapporté doit être interprété comme une capacité 2030+. Il concerne l’allocation à long terme et les investissements des fournisseurs, pas l’offre qui sera négociée pour 2027 ou 2028.

8. Le packaging est la véritable contrainte

Pour les accélérateurs IA, le goulot d’étranglement n’est plus la lithographie depuis un certain temps. C’est le packaging.

CoWoS — chip-on-wafer-on-substrate — est la plateforme 2.5D qui place les dies logiques et les piles HBM sur un interposeur. Tous les accélérateurs IA haut de gamme en dépendent, et les capacités sont vendues d’avance depuis des années. La feuille de route de TSMC, présentée lors de son China Technology Forum, s’articule autour d’un mot : plus grand.

La feuille de route présentée sur la diapositive est un calendrier, pas un slogan. En 2024, TSMC a livré un package de 3.3 réticules avec huit piles HBM3. La version à 5.5 réticules, avec douze piles HBM3E ou HBM4, est en production en 2026 avec des rendements supérieurs à 98 %. Un package de 9.5 réticules avec douze piles HBM4E suit en 2027. La version à 14 réticules avec vingt piles HBM5 est prévue pour 2028, et un package de plus de 14 réticules avec vingt-quatre piles HBM5E pour 2029.

Chaque étape augmente la quantité de silicium qui doit être manipulée, collée et testée en tant qu'unité unique, et chaque étape accroît l'intensité capitalistique de la ligne d'assemblage. Elle augmente aussi la valeur à risque dans une seule étape d'assemblage : un boîtier portant vingt piles HBM vaut bien plus que la tranche qui l'a alimenté.

SoIC représente la direction opposée : plus dense plutôt que plus grand. Là où CoWoS est 2.5D, SoIC est 3D, avec 56 fois la densité d'interconnexion et cinq fois l'efficacité énergétique, selon TSMC. L'échelle de pas est tout aussi explicite : 9µm sur N7 en 2023, 6µm sur N5 entrant en production en volume en 2025, 6µm sur N4 et N3P, 5µm sur N2P en 2028, et 4.5µm pour l'empilement A14 en 2029. La connexion verticale approche la densité du routage horizontal.

C'est pourquoi le déploiement du packaging à Taïwan compte davantage que le nombre de fabs annoncé. Chiayi AP7 représente plus de 500 milliards NT$ d'investissement. La phase un comprend P1 et P2, visés pour 2027. P1 est décrite comme une ligne WMCM exclusive à Apple ; P2 et P3 se concentrent sur CoWoS ; CoPoS est attendu en P4 ou P5. Le site complet doit atteindre la production en volume entre fin 2028 et 2029.

Le problème du couplage HBM

La mise à l'échelle des boîtiers n'est pas seulement un problème de packaging. Un boîtier CoWoS de 14x réticule intégrant 20 piles HBM consomme bien plus de mémoire et de surface de substrat par accélérateur que les composants actuels. Le boîtier devient une nomenclature système : les puces logiques, les piles HBM, l'interposeur, le substrat, l'interface thermique et le rendement d'assemblage interagissent tous.

Ce couplage explique pourquoi la capacité de packaging et l’approvisionnement en mémoire doivent être planifiés ensemble. Si l’offre de HBM croît plus lentement que la capacité de packaging, les lignes de packaging tournent en sous-capacité. Si le packaging prend du retard, le HBM reste en stock. La feuille de route de TSMC — 5.5x en production, 14x avec 20 empilements en 2028, 24 empilements en 2029 — constitue de fait une indication sur la quantité de HBM que l’industrie devrait s’attendre à consommer par accélérateur.

Le rendement amplifie l’effet. TSMC annonce un rendement de 98 % sur la version 5.5x, ce qui est remarquable pour un assemblage complexe. Mais à mesure que la surface du boîtier augmente, le nombre de puces testées et déclarées bonnes par boîtier augmente, et le coût d’un boîtier défaillant augmente avec lui. Les boîtiers plus grands font passer davantage de valeur par une seule étape d’assemblage, ce qui fait du rendement de packaging une variable financière plutôt qu’une simple note technique.

9. Phase trois de Chiayi : cinq usines de packaging supplémentaires

Le 23 septembre, les autorités taïwanaises ont publié la procédure de divulgation d’informations et de consultation publique pour l’extension du parc scientifique de Chiayi — communément appelée phase trois de Chiayi. Selon le plan, TSMC compte y ajouter cinq usines de packaging avancé supplémentaires, couvrant l’IA, le packaging hétérogène, la photonique silicium, le haut débit, la technologie quantique et le zéro net.

Si le plan se concrétise, l’empreinte de packaging de TSMC à Chiayi passerait à dix usines. Cela ferait du site l’un des plus grands pôles de packaging avancé au monde, et il coexisterait — sans les remplacer — avec les sites existants de Zhunan et Tainan.

Zhunan AP6, ouvert en juin 2023, était la première installation entièrement automatisée de TSMC intégrant les procédés front-end et back-end 3D Fabric ainsi que les tests. C’est la plus grande base CoWoS de Taïwan et elle porte des commandes clés de NVIDIA et AMD. Tainan AP8, converti à partir d’une usine Innolux, devrait être plus grand qu’AP6 et devrait accueillir d’abord le CoWoS, avec des lignes fan-out (InFO) et 3D IC susceptibles de suivre. Les médias taïwanais ont également rapporté des projets de quatre usines de packaging avancé supplémentaires à Tainan.

La géographie indique quelle est la stratégie. Les wafer fabs se déplacent vers les États-Unis pour des raisons de politique et de clients. Le packaging reste à Taïwan, où l’écosystème, la profondeur d’ingénierie et la densité du cluster sont les plus difficiles à reproduire.

10. Le bien-fondé de la demande

Les plans d’expansion ne sont crédibles que si les commandes les soutiennent, et les données de commandes du rapport sont exceptionnellement précises.

Les principaux clients — Apple, NVIDIA, AMD, Qualcomm et MediaTek — auraient augmenté leurs commandes de 10 % à 20 %. TSMC accélère ses capacités en 2nm, avec une production mensuelle pouvant atteindre 120,000 wafers d’ici la fin de l’année, au-dessus des estimations de marché antérieures de 90,000 à 100,000. Le vice-président senior Y.J. Hou a déclaré lors du North America Technology Forum que 5 fabs 2nm montent en puissance simultanément cette année, une première dans l’histoire de l’entreprise.

La feuille de route des procédés amplifie l’effet. TSMC s’attend à ce que les capacités N2 et A16 augmentent à un taux annuel composé de 70 % de 2026 à 2028, tandis que les capacités N3 et N5 augmentent de 25 % de 2022 à 2027. La production de wafers de première année pour N2 devrait être 45 % supérieure à celle de N3 au même stade, ce qui reflète une collaboration plus étroite entre la R&D et la fabrication.

La demande liée à l’intelligence artificielle est le moteur. Entre 2022 et 2026, la demande des clients pour les accélérateurs d’intelligence artificielle a été multipliée par 11, et la demande de wafers de grande taille a été multipliée par six. Les grands dies sont exactement les produits qui consomment le plus de capacité de packaging, ce qui explique pourquoi l’expansion de CoWoS et SoIC se fait en parallèle de l’expansion des wafers plutôt qu’après.

Ce que signifie vraiment l'augmentation des commandes

Une augmentation des commandes de 10% à 20% de la part de cinq grands clients semble modeste. Dans la fabrication de pointe, elle ne l'est pas, car ces clients sont déjà alloués. Une commande incrémentale de cette taille doit provenir d'une capacité soit nouvellement qualifiée, soit détournée de quelqu'un d'autre, et le détournement est rare lorsque les contrats incluent des engagements de volume.

C'est pourquoi TSMC pousse la production 2nm vers 120,000 wafers par mois et monte en puissance cinq usines 2nm simultanément. L'entreprise n'ajoute pas de capacité pour un marché hypothétique ; elle cherche à rattraper les commandes qu'elle a déjà prises. La production de wafers de première année supérieure de 45% pour N2 par rapport à N3 mesure à quel point la courbe d'apprentissage est accélérée.

Pour les acheteurs, l'implication pratique est que les discussions d'allocation en 2027 seront décidées par la capacité de packaging de 2028, et non par les contrats de wafers de 2022. Les entreprises qui ont verrouillé la capacité de packaging tôt obtiendront les accélérateurs ; celles qui n'ont verrouillé que les wafers se retrouveront à attendre un créneau.

11. Ce que cela signifie pour les acheteurs

L'allocation de capacité est une question de packaging.Si votre produit nécessite CoWoS ou SoIC, la contrainte limitante ne réside pas dans les départs de wafers. Suivez les calendriers de qualification du packaging, pas les premières pierres des usines.

Surveillez les lignes de packaging de l'Arizona.AP1 (SoIC) et AP2 (CoPoS) déterminent si les wafers fabriqués aux États-Unis peuvent être packagés aux États-Unis. Tant qu'elles ne sont pas opérationnelles, la capacité américaine dépend encore du packaging asiatique pour les produits les plus avancés.

Anticipez un couplage entre substrats et HBM.Un package CoWoS de 14 réticules avec 20 piles HBM consomme bien plus de surface de substrat et de mémoire que les composants actuels. L'approvisionnement en substrats et en HBM limitera la production d'accélérateurs IA autant que le packaging.

Ne considérez pas le rapport Texas comme une capacité.Même si elle est approuvée, un site de six usines mettrait des années à contribuer. Planifiez les allocations 2027–2029 autour de l'Arizona et de Taïwan, et considérez le Texas comme une option pour 2030+.

Intégrez l'écart de coûts dans le prix.Les plaquettes de pointe fabriquées aux États-Unis supportent des coûts d'amortissement et de main-d'œuvre plus élevés. Si votre contrat suppose des structures de coûts taïwanaises, renégociez cette hypothèse avant la discussion sur l'allocation.

Diversifiez au niveau de la plateforme.Pour les composants standard autour du SoC, le double approvisionnement est simple. Pour le SoC lui-même, la couverture réaliste est une deuxième génération de plateforme, pas un second fournisseur.

12. Scénarios

Le scénario qui mérite le plus d’attention est le dernier. Les décisions en matière de packaging sont moins coûteuses, plus rapides et plus proches du chiffre d’affaires que les décisions relatives aux fabs. Si TSMC doit choisir où affecter son capital marginal au cours d’une année donnée, le packaging l’emporte sur le retour sur investissement — c’est pourquoi Chiayi pourrait compter davantage pour l’offre de 2027 que n’importe quelle annonce au Texas.

13. Les deux questions qui comptent vraiment

La première est de savoir si le développement des procédés avancés reste à Taïwan. Toutes les déclarations officielles affirment que oui. Mais le développement suit les volumes, et les volumes se déplacent. Les nœuds A16 et suivants seront définis par les ingénieurs qui les déboguent à grande échelle, et cette échelle est de plus en plus américaine.

Le deuxième, c'est le moment où la courbe des coûts américaine converge. TSMC peut absorber une prime de construction de deux à cinq fois aux prix des nœuds de pointe. Elle ne peut pas l'absorber indéfiniment sur dix fabs, deux usines de packaging et un second cluster sans soit augmenter les prix, soit accepter une rentabilité moindre. La convergence dépend de la maturité des fournisseurs locaux, de la productivité de la main-d'œuvre et du taux d'utilisation — dont aucun n'arrive selon un calendrier.

Aucune des deux questions ne trouve de réponse en comptant les fabs. On y répond en observant où le premier silicium de chaque nouveau nœud est mis au point, et ce que TSMC dit de sa marge brute par zone géographique.

Il y a une troisième question que l'on pose rarement : qu'est-ce qui rendrait le plan texan inutile ? Si les lignes de packaging de l'Arizona entrent en service comme prévu, si le taux d'utilisation du 2nm reste suffisamment élevé pour justifier dix fabs au même endroit, et si l'écart de coûts se réduit plus vite que prévu, un second cluster devient facultatif plutôt que stratégique. Aucune de ces conditions n'est sous le contrôle exclusif de TSMC, ce qui explique pourquoi le plan est discuté publiquement avant d'être décidé en privé.

14. Calendrier

15. FAQ

Le plan du Texas est-il confirmé ?

Non. Il a été rapporté par Taiwan's Economic Daily citant des sources de l'industrie des équipements. TSMC ne l'a pas confirmé, et des responsables disent que toute décision appartient au conseil d'administration.

Remplacerait-il l'Arizona ?

Non. Le plan rapporté concerne un second cluster en plus de l'Arizona, lequel est engagé à hauteur de $265 billion.

Pourquoi six fabs ?

Ce chiffre reflète ce dont un cluster viable a besoin : un volume suffisant pour justifier des utilités partagées, la présence de fournisseurs et des investissements dans la main-d'œuvre. À 20,000–25,000 plaquettes par mois chacune, six usines impliquent 120,000–150,000 plaquettes par mois.

Cela signifie-t-il que la R&D avancée se déplace vers les U.S. ?

Les responsables affirment que non, et TSMC a toujours déclaré que le développement le plus avancé reste à Taïwan. L'expansion de la fabrication et le lieu de développement sont des décisions distinctes — pour l'instant.

Qu'est-ce que CoPoS ?

Une technologie de packaging au niveau panneau, positionnée entre le CoWoS au niveau plaquette et le futur packaging grand format. TSMC prévoit de l'utiliser pour AP2 en Arizona et éventuellement pour P4 ou P5 à Chiayi.

Qu'est-ce que WMCM ?

Module multi-puce au niveau plaquette, une approche de packaging qui intègre plusieurs dies au niveau plaquette. Chiayi P1 est décrit comme une ligne WMCM exclusive à Apple.

Pourquoi la capacité de packaging compte-t-elle plus que la capacité de plaquettes ?

Les accélérateurs IA sont limités par le nombre de packages qui peuvent être assemblés et testés, et non par le nombre de plaquettes lancées. Une plaquette qui ne peut pas être packagée ne peut pas être expédiée. Avec 20 à 24 piles HBM par package prévues, le packaging détermine aussi la quantité de mémoire consommée par chaque accélérateur.

Que doivent surveiller les distributeurs ?

Délais de livraison CoWoS, avancement d’AP1/AP2 en Arizona et toute annonce du conseil d’administration concernant le Texas. Les deux premiers affectent l’approvisionnement de 2027 ; le troisième affecte 2030.

16. Glossaire

• CoWoS— puce-sur-plaquette-sur-substrat ; plateforme d’encapsulation 2.5D de TSMC pour la logique et la HBM.
• SoIC— système sur puces intégrées ; technologie d’empilement 3D de TSMC.
• CoPoS— puce-sur-panneau-sur-substrat ; une approche d’encapsulation au niveau panneau.
• WMCM— module multi-puces au niveau wafer.
• Réticule— champ d'exposition d'un outil de lithographie ; la taille du boîtier est souvent décrite comme un multiple de celui-ci.
• HBM— mémoire à haute bande passante, DRAM empilée utilisée aux côtés des accélérateurs d'IA.
• InFO— packaging fan-out intégré.
• N2 / A16— nœuds de process TSMC ; A16 succède à N2.
• Plaquettes par mois (wpm)— l'unité de capacité standard pour une usine.

17. Sources

• Relations avec les investisseurs et documents trimestriels sur les résultats de TSMC :investors.tsmc.com
• Informations publiées par la salle de presse et le symposium technologique de TSMC :tsmc.com
• Annonces du ministère des Affaires économiques de Taïwan / de l'administration du parc sur Chiayi :moea.gov.tw
• Rapport de Economic Daily (Taiwan), 30 septembre 2026

18. Lectures connexes

Pour comprendre comment les litiges liés au conditionnement et aux licences se répercutent dans la chaîne d'approvisionnement, consultez notre analyse dele procès Qualcomm–Arm sur les redevanceset notre analyse dequatre signaux qui redessinent la chaîne d'approvisionnement des puces pour 2026.